信号纠错---CRC校验参考设计。使用Xilinx公司器件
标签： CRC 信号纠错 校验参考设计
上传时间： 2013-08-24
上传用户：希酱大魔王
通过fpga产生时钟的VHDL源码，QII7.1下调试通过
标签： fpga VHDL 时钟 源码
上传用户：wtrl
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
标签： 附件 模拟 时钟 方面
上传时间： 2013-08-26
上传用户：marten
文档是关于自适应信号处理算法研究及FPGA实现的文章，
标签： FPGA 文档 信号处理 算法研究
上传时间： 2013-08-27
上传用户：Maple
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
标签： FPGA CDR 数据 位同步时钟
上传时间： 2013-08-28
上传用户：huyahui
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传用户：asdfasdfd
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
标签： FPGA 时钟
上传时间： 2013-08-29
上传用户：1101055045
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
标签： FPGA 时钟 分
上传时间： 2013-08-30
上传用户：432234
在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。
标签： FPGA 数字信号处理 方面
上传用户：宋桃子
dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
标签： dds 信号发生器 程序设计
上传用户：BIBI
