Keil c编写的DS1302源代码。DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。
上传时间： 2014-01-08
上传用户：stampede
FS2410开发板RTC时钟实验，可以通过串口，用串口调试工具显示时钟信号
上传时间： 2014-01-06
上传用户：ljt101007
74LS393和Intel8253中断应用 采用74LS393对实验箱中8MHz时钟进行分频处理，从中获得低于2MHz的时钟信号￠，并将时钟信号￠输入给Intel8253的某通道C。要求通道C的输出信号作为Intel8259的可屏蔽中断请求IRQ2，使得中央处理器每隔2秒钟中断一次，中断程序将中断次数采用二进制方式在8个发光二极管中显示出来
上传时间： 2013-12-11
上传用户：jackgao
该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。
上传时间： 2017-08-19
上传用户：wcl168881111111
1.内置高稳定度的32.768Hz的DcXo（数字温度补偿晶体振荡2.支持I2C总线的高速模式（400K）。3.定时报警功能（可设定：天，日期，小时，分钟）4.固定周期定时中断功能5.时间更新中断功能。6.32.768KHz频率输出（具有使能OE功能）7.闰年自动调整功能。（2000到2099）8.宽范围接口电压：2.2V到5.5V9.宽范围的时间保持电压：1.8到55V10.低电流功耗：0.8uA/3V（Typ.）注意：当访问该器件的时候，所有的通讯从传输开始条件到传输结束条件为止，所有的操作必须在0.95秒内完成。如果这样的通讯需要0.95s或更长时间，那么I2C总线接口将由内部总线时间溢出功能复位。10、8025T操作模式：1）实时时钟模式该功能被用来设定和读取年，月，日，星期，时，分，秒时间信息。年份为后两位数字表示，任何可以被4整除的年份被当成闰年处理。（2000年到2099年）2）固定周期的中断发生功能：固定周期定时中断发生功能可以产生一个固定周期的中断事件，固定周期可在244.14us到4095分钟之间的任意时间设定。3）定时更新中断功能：该功能可以根据内部时钟的定时设定，每秒或每分钟产生一个中断事件。当中断事件产生，UF标志位的值变成1同时/NT引脚变成低电平表示一个中断事件的产生。4）闹钟中断功能该功能可以根据报警设定来产生一个中断5）32.768KHz时钟输出：订以通过FoUT引脚来输出一个32.768kHz频率的时钟信号，该功能可以通过FE引脚控制。6）和cPU的接口功能数据的读写都是通过I2C总线接口的方式来完成。11、寄存器简介：
上传时间： 2022-04-06
上传用户：kingwide
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数据SERDES信号：1. GE SERDES接口(SGMII接口标准)2. AIF SERDES接口(CPRI接口标准)3. IQ SERDES接口(类CPRI接口标准，自定义帧格式)4. 光口 SERDES接口(CPRI接口标准)对于SERDES信号，其信号电气特性由IEEE协议规定，在协议中会给出相应的眼图测试模板及抖动指标，部分芯片厂家会在DATASHEET中给出单独的眼图测试模板及抖动指标（一般会比协议要求的更宽松）。UBPG1单板上的SERDES接口按电气特性分有两种，一种是SGMII接口（用1000-BASE-CX模板，IEEE协议39节）；一种是CPRI接口（用XAUI模板，IEEE协议49节）。
上传时间： 2022-06-30
上传用户：
晶体振荡电路TTL输出！有用啊！输出稳定，简单可靠！
上传时间： 2013-06-23
上传用户：acon
数据采集是信号与信息系统中一个重要的组成部分，也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统，提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换，利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能，最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件，完成了内部数字电路设计，使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发，重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计，完成了系统的各级电路硬件设计，并通过系统仿真验证了系统的可行性。
上传时间： 2013-04-24
上传用户：小杨高1
随着微电子技术的发展，可编程逻辑器件取得了迅速的发展，其功能日益强大，FPGA内部可用逻辑资源飞速增长，近来推出的FPGA都针对数字信号处理的特点做了特定设计，集成了存储器、锁相环（PLL）、硬件乘法器、DSP模块等，通过使用各个公司提供的FPGA开发软件使用硬件描述语言，可以实现特定的信号处理算法，如FFT、FIR等算法，为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类，FPGA和DSP份协作发挥各自的长处，对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现，DSP则用来处理经过预处理后的图像数据，来运行算法结构复杂，乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及应用，完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试，工作正常。（2）完成了FPGA程序下载电缆的PCB电路设计，并调试成功，应用到FPGA的调试下载配置中，取得了良好的实验与经济效果。（3）充分利用FPGA的设计开发软件与工具，完成了中值滤波、形态学滤波和自适应阈值的FPGA实现，并给出了详细的实现过程。将算法下载到FPGA芯片，经过试验调试，达到要求。（4）研究了PCI接口通讯的实现方式，选用PCI9054芯片实现通讯，完成PCI接口电路设计，经过调试，实现了中断、DMA等方式，满足了数据传输的要求。（5）学习了C6701DSP芯片的工作特性以及内部功能结构，完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。
上传时间： 2013-07-16
上传用户：xiaowei314
随着微电子技术的发展，可编程逻辑器件取得了迅速的发展，其功能日益强大，FPGA内部可用逻辑资源飞速增长，近来推出的FPGA都针对数字信号处理的特点做了特定设计，集成了存储器、锁相环（PLL）、硬件乘法器、DSP模块等，通过使用各个公司提供的FPGA开发软件使用硬件描述语言，可以实现特定的信号处理算法，如FFT、FIR等算法，为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类，FPGA和DSP份协作发挥各自的长处，对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现，DSP则用来处理经过预处理后的图像数据，来运行算法结构复杂，乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及应用，完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试，工作正常。（2）完成了FPGA程序下载电缆的PCB电路设计，并调试成功，应用到FPGA的调试下载配置中，取得了良好的实验与经济效果。（3）充分利用FPGA的设计开发软件与工具，完成了中值滤波、形态学滤波和自适应阈值的FPGA实现，并给出了详细的实现过程。将算法下载到FPGA芯片，经过试验调试，达到要求。（4）研究了PCI接口通讯的实现方式，选用PCI9054芯片实现通讯，完成PCI接口电路设计，经过调试，实现了中断、DMA等方式，满足了数据传输的要求。（5）学习了C6701DSP芯片的工作特性以及内部功能结构，完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。
上传时间： 2013-07-22
上传用户：Divine
