无线电子点菜系统是餐馆实行信息化管理的一个重要组成部分，该系统的应用不仅会给餐饮企业带来良好的经济效益，而且有利于先进的科学技术在国民经济中的推广应用，产生良好的社会效益。目前国内点菜系统高、低档产品繁多，但推广速度十分缓慢，究其原因是缺少适合中国国情的中档适用产品。本文通过分析国内市场现有的各种点菜系统的优缺点，指出点菜系统的区别关键在于点菜终端和通讯方式的选择上，在此基础上提出了一种适合具体应用场合的中档无线点菜终端解决方案：运用嵌入式系统开发无线点菜终端，运用短距离无线通信技术进行数据传输。 文章首先分析了无线点菜机的系统组成及功能分配，并在此基础上对系统各个组成模块的硬件进行设计。接着分析了触摸屏数据采集的全过程，探讨了影响触摸屏数据精度的各种因素，提出了一种“三步法”进行数据的校正的方法。然后文章对几种常用的小范围无线通讯方式进行比较，确定采用无线射频单芯片实现短距离无线通讯，并详细阐述了数据帧格式和分层次通讯协议的设计，通讯系统的模型采、用主站论询，从站监听的方式。最后是软件的具体开发，首先研究了μC/OS-Ⅱ操作系统的移植和Boot Loader启动代码的设计，并成功移植下载到S3C44BOX中，然后在此操作系统的基础上进行点菜界面、通讯协议及关键驱动的设计。 本设计对基于嵌入式μC/OS-Ⅱ操作系统进行终端开发，具有一定的借鉴指导意义，对自助式餐饮业具有商业实用价值。同时，作为一款手持式产品，可以随身携带，可以使用于多种支持无线上网的场合，具有一定的市场应用前景和商业实用价值。
上传时间： 2013-07-30
上传用户：acon
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
本文从总体方案、硬件电路、软件程序、性能测试等几个方面详细地阐述了基于FPGA与USB2.0的数据采集系统。采集系统选用高采样率低噪声的12位AD转换芯片进行AD转换电路设计；借助频率高、内部时延小的FPGA芯片实现USB固件并以此控制USB接口芯片，通过乒乓的方式对采样数据进行缓存，提高了系统数据吞吐能力；运用USB2.0标准的接口芯片为整个采集系统提供USB的通信能力。采用集成度较高的FPGA芯片作为系统控制核心，降低了设计难度，提高了系统稳定性，同时还减小了设备体积。
上传时间： 2013-04-24
上传用户：xuanjie
随着科学技术的发展与公共安全保障需求的提高，视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H．264压缩编码技术和网络传输控制技术实现网络视频监控系统，在稳定性、功能、成本与扩展性等方面都有着突出的优势，具有重要的学术意义与实用意义， 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像，采用H．264 编码算法进行压缩，并持续监听网络。PC机客户端可通过网络对服务器进行远程访问，接收编码数据，使用H．264解码算法重建图像并实时显示，使监控人员有效地掌握现场情况， 在嵌入式图像服务器设计阶段，本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统，采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统，阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计，采用μC/OS-Ⅱ进行多任务的管理与调度， H．264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H．264．标准，规划编解码器结构。接着设计了16×16帧内预测算法，并设计宏块扫描方式，采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式，编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案，针对除拖尾系数之外的非零系数值编码子算法，实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式，并针对编码算法设计相应解码算法。使用VC++完成算法验证，并进行测试，观察不同参数下压缩率与失真度的变化。 算法验证完成后，本文进行了PC机客户端设计，使其具有远程访问、H．264解码与实时显示的功能。同时将H．264 编码算法程序移植到NiosⅡ中，并将嵌入式图像服务器与若干客户端接入网络进行联合调试，构建完整的网络视频监控系统， 实验结果表明，本系统视频压缩率高，监控图像质量良好，充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点，发展前景十分广阔。
上传时间： 2013-08-03
上传用户：88mao
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
指纹传感器ATW310数据手册 指纹传感器ATW310数据手册 指纹传感器ATW310数据手册
上传时间： 2013-07-03
上传用户：sclyutian
本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
CAN-bus(Corltroller Area Network)即控制器局域网，是国际上应用最广泛的现场总线之一。它是一种多主方式的串行通讯总线，在工业控制通讯方面拥有高位速率，高抗电磁干扰性，而且能够检测出产生的任何错误。作为一种灵活，可靠的通讯系统，CAN总线已被广泛运用于各个工业控制现场。 基于FPGA+DSP的CAN总线通讯系统设计主要目标是完成CAN总线的多节点可靠高速性传输，通过各节点之间的数据通信以及结点处理单元内部对数据的处理实现整个通信系统间各个单元的协同工作。 本论文中的 CAN 总线通讯系统是完成红外目标探测系统和控制系统与图像处理系统的实时通信，其硬件部分采用 DSP+FPGA 作为核心通讯处理单元，通过对 DSP硬件编程和FPGA逻辑模块的设计实现了在处理单元外部CAN总线多节点之间的信息可靠性传输以及处理单元内部DSP和FPGA基于SPI的串行通信，从而完成了在FPGA中对CAN总线数据的处理和运用。
上传时间： 2013-05-23
上传用户：dyy618
正交频分复用(OFDM)技术是一种多载波数字调制技术，它具有频谱利用率高、抗多径能力强等特点，在宽带无线多媒体通信领域中受到了广泛的关注。 OFDM系统可分为连续工作模式和突发工作模式。在IEEE802.11a、HiperLANType2等无线局域网标准中采用了OFDM的突发工作模式，该模式下的接收机首先对符合某种特定格式的帧做出检测。本文介绍了一种基于最小错误概率准则的帧检测算法，提出了该算法的FPGA实现方案。 同步技术是OFDM最关键的技术之一，它包括载波频率同步和符号同步。载波频率同步是为了纠正接收端相对于发送端的载波频率偏移，以保证子载波间的正交性；符号同步确定OFDM符号有用数据信息的开始时刻，也就是确定FFT窗的开始时刻。本文首先介绍了一种基于自相关的载波频率同步算法，给出了它的FPGA实现方案，重点讲述了其中用到的Cordic算法及其实现；然后介绍了分别基于互相关和自相关的两种符号同步算法，给出了各自的FPGA实现方案，从实现的角度比较了两种算法的优缺点，并且在FPGA设计中体现了面积复用和流水线操作的设计思想。 文章最后介绍了系统调试的情况，总结出一种ChipScopePro与Matlab相结合的调试方法，该方法在FPGA调试方面具有一定的通用性。
上传时间： 2013-07-16
上传用户：Killerboo
