电子锁的vhdl实现 （pld数字系统设计上）
上传时间： 2016-03-21
上传用户：海陆空653
是基于EDA系统上的一24小时制的数字钟设计，利用EDA系统通过Quartus2直接运行。
上传时间： 2014-01-11
上传用户：13681659100
对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键
上传时间： 2016-04-03
上传用户：417313137
用maxplus仿真 编译通过的．数字闹钟设计，自己定时，到点报警．
上传时间： 2013-12-14
上传用户：稀世之宝039
精通VerilogHDL：IC设计核心技术实例详解
标签： VerilogHDL IC设计 核心技术
上传时间： 2013-12-17
上传用户：songyue1991
个人认为比较经典的硬件描述语言的设计指导丛书，是数字IC设计基础，共有10个文件
上传时间： 2016-05-12
上传用户：6546544
verilog超详细的教程 数字集成电路设计入门--从HDL到版图，北大微电子学系，于敦山 ppt
上传时间： 2014-01-27
上传用户：tedo811
多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能.
上传时间： 2016-05-17
上传用户：cccole0605
FIR数字滤波器设计–利用模拟滤波器的设计结果 –用较少的阶数达到所要求的幅度特性
上传时间： 2013-12-12
上传用户：邶刖
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
上传时间： 2013-12-23
上传用户：yimoney
