欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用maxplus仿真 编译通过的.数字闹钟设计
用maxplus仿真 编译通过的.数字闹钟设计
VHDL/FPGA/Verilog
141 K
182 次下载
2013-12-14
资源详细信息
文件格式
RAR
文件大小
141 K
资源分类
VHDL/FPGA/Verilog
上传者
youwei15
发布时间
2013-12-14 04:03
下载统计
182
次
所需积分
2 积分
用maxplus仿真 编译通过的.数字闹钟设计 - 资源详细说明
用maxplus仿真 编译通过的.数字闹钟设计,自己定时,到点报警.
用maxplus仿真 编译通过的.数字闹钟设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
naozhong.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用maxplus仿真 编译通过的.数字闹钟设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#MaxPlus
#数字闹钟
#VHDL
相关VHDL/FPGA/Verilog资源推荐
1
用
MaxPlus
仿真 编译通过的.
数字闹钟
设计
用MaxPlus仿真 编译通过的.数字闹钟设计,自己定时,到点报警....
2013-12-14
182 次
1092 浏览
2
用
VHDL
语言仿真闹钟设计 用
VHDL
语言仿真闹钟设计
用VHDL语言仿真闹钟设计 用VHDL语言仿真闹钟设计...
2013-12-11
28 次
1086 浏览
3
数字闹钟
的设计
数字闹钟的设计...
2013-11-01
150 次
1088 浏览
4
VHDL
----语言仿真闹钟设计
VHDL----语言仿真闹钟设计...
2017-02-13
126 次
1051 浏览
5
pretues+keil Uv3仿真模拟的LCD
数字闹钟
pretues+keil Uv3仿真模拟的LCD数字闹钟,可以进行具体到小时,分钟,秒的时钟设置,以及一具体到小时,分钟,秒的闹铃的设置,和闹铃的种植...
2014-08-09
122 次
1050 浏览
6
数字电子的数字时钟设计-有闹钟功能
基于数字电子的数字时钟设计,有闹钟功能 ...
2022-07-19
3 次
7554 浏览
7
关于我的数字钟的设计,设计一个24小时的
数字闹钟
关于我的数字钟的设计,设计一个24小时的数字闹钟,该数字闹钟的面板如图9.1所示,它包括以下几个组成部分:(1)显示屏,由7个七段数码管组成,其中6个用于显示当前时间(时:分:秒)或设置的闹钟时间,而...
2013-12-10
176 次
1148 浏览
8
基于Proteus的数字钟设计及仿真
基于Proteus的数字钟设计及仿真这是一份非常不错的资料,欢迎下载,希望对您有帮助!...
2021-12-24
8 次
2478 浏览
9
基于单片机的
数字闹钟
设计
基于单片机的数字闹钟设计...
2025-06-02
1 次
9839 浏览
10
数字钟实验电路的设计与仿真
基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号,用时钟信号驱动计数电路进行计数,将计数结果进行译码,最终在LED数码管上以数字的形式显示时、分、秒时间。 ...
2013-10-31
201 次
1128 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源