数字频率计，七位计数，显示六位，带test模块
标签： 数字频率计
上传时间： 2013-12-19
上传用户：ggwz258
Verilog HDL下的4 位数字频率计控制模块源代码
标签： Verilog HDL 数字频率计 控制模块
上传时间： 2016-11-25
上传用户：ainimao
基于FPGA的直接数字频率合成器（DDS）设计 （源程序）
标签： FPGA DDS 数字频率合成器 源程序
上传时间： 2014-07-21
采用VerilogHDL语言编写的数字频率计
标签： VerilogHDL 语言 编写 数字频率计
上传用户：Yukiseop
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
标签： DDS Altera FPGA 数字频率合成器
上传时间： 2016-12-17
上传用户：源码3
《DDS原理简介(中文)》DDS即直接数字频率合成器，原理及系统设计实现
标签： DDS 数字频率合成器
上传时间： 2017-01-04
上传用户：hustfanenze
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
标签： Verilog VHDL HDL 数字频率计
上传时间： 2014-01-22
上传用户：dapangxie
用51单片机做的数字频率计，精度非常高，计数误差不超过1Hz。量程0--65535.
标签： 51单片机 数字频率计
上传时间： 2013-11-29
上传用户：wyc199288
基于VHDL的简易数字频率计，具体功能不清楚请大家验证！
标签： VHDL 数字频率计
上传时间： 2014-11-30
上传用户：6546544
基于89c51单片机的数字频率计，汇编语言，本人课程设计题目，完全原创，可以实现哦！
标签： 89c51 单片机 数字频率计
上传时间： 2014-12-04
上传用户：yxgi5
