用verilog语言编写的全数字锁相环的源代码,基于fpga平台
标签： verilog fpga 语言 编写
上传时间： 2015-06-13
上传用户：wanqunsheng
数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发
标签： 数字锁相环 程序
上传时间： 2015-06-20
上传用户：363186
关于数字锁相环的使用，结合FM,AM的使用来说明
标签： 数字锁相环
上传时间： 2013-12-29
上传用户：虫虫虫虫虫虫
全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明
标签： 全数字 锁相环 功能仿真
上传时间： 2014-01-13
上传用户：shawvi
直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.
标签： SYSTEMVIEW ELANIX 数字锁相环 频率合成器
上传时间： 2015-07-18
上传用户：妄想演绎师
一种改进的全数字锁相环设计 一种改进的全数字锁相环设计
标签： 全数字 锁相环
上传时间： 2013-12-24
上传用户：stampede
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
标签： VHDL 比较 全数字 分
上传用户：362279997
技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
标签： 采样 比例 控制 全数字
上传时间： 2015-08-21
上传用户：silenthink
用一片CPLD实现数字锁相环,用VHDL或V语言.
标签： CPLD VHDL 数字锁相环 语言
上传时间： 2013-12-15
上传用户：dsgkjgkjg
上传用户：l254587896
