介绍一个基于USB2.0接口和DSP的高速数据采集处理系统的工作原理、设计及实现。该高速数据采集处理系统采用TI公司TMS320C6000数字信号处理器和CYPRESS公司的USB2.0接口芯片，可以实现高速采集和实时处理，有着广泛的应用前景。
上传时间： 2016-03-13
上传用户：wyc199288
通过在计算机上实现直线的扫描转换,学习和理解基本图形生成的原理和算法,掌握将数学的,模拟的图形变成数字的离散的计算机图形过程中的设计思想,计算方法和设计要求
上传时间： 2016-03-13
上传用户：caixiaoxu26
EDA大作业设计报告 题 目： 数字钟的设计与制作 学 年： 学 期： 第二学期 专 业： 电子信息工程
上传时间： 2013-12-17
上传用户：阿四AIR
【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化，并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。
上传时间： 2014-12-08
上传用户：亚亚娟娟123
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
数字电子钟的设计，几种方案进行对比，选择比较优秀的方案
标签： 数字电子钟
上传时间： 2013-12-24
上传用户：guanliya
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器，其外围电路主要包括时钟模块，键盘模块，液晶模块， 闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基本功能，并且具有以下功能：闹 钟时间设置，闹钟音乐选择，显示年月日与星期，显示农历，通过PC 机在Internet 上同步时间,与PC 通信时 PC 机上会显示友好界面等一系列功能。整个系统使用单片机C51 语言进行编程，PC 机上的通信界面有VB 编 程，实现其设计的各种功能。
上传时间： 2013-12-21
上传用户：manlian
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
上传时间： 2016-03-16
上传用户：nanfeicui
数字媒体存储技术的设计报告、属前沿学科，涉及到当今数字媒体科研中关于存储技术的最新成果
上传时间： 2013-12-23
上传用户：qlpqlq
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
上传时间： 2016-03-20
上传用户：qq521
