大量VHDL写的数字系统设计有用实例达到
大量VHDL写的数字系统设计有用实例达到...
大量VHDL写的数字系统设计有用实例达到...
verilog数字系统设计教程——夏宇闻,业界介绍verilog的最经典的中文教材,夏宇闻老师在这方面实战经验丰富,能够给读者最好的知道,看了才知道!...
数字系统CAD 开发平台实验部分共有6 个实验,内容覆盖了ISE 的设计使用、片内逻 辑分析仪ChipScope 的使用、设计仿真工具Modelsim 的使用、以及嵌入式系统设计工具EDK的使用等内容。在每个实验的说明中分别介绍它们的使用。 包括: 实验一、7 段数码管显示简单的时钟 实验二...
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码...
Fire&password数字系统实验,实现密码锁,有报警的显示...