课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
上传时间： 2013-12-21
上传用户：1583060504
数字带通滤波器的设计过程。共3个源程序。其中，dos.cpp为带通FIR的源程序，其中的滤波器阶数n，滤波器的低频fln，滤波器的高频fhn，窗函数w，可以按照自己的要求改变。这里采用的是汉宁窗。主函数main.cpp实现输入与fir的h(n)的卷积，输出结果Y(n)，并将其存储在y.txt中。最后，graphics.cpp从y.txt读取数据，再由语句画出波形，可以清楚地看出计算结果是否正确，并进行比较。
上传时间： 2015-03-24
上传用户：123456wh
在MAX-PLUS下设计的函数消耗发生器，波形有正弦波、方波、三角拨、锯齿波（用键盘选择），信号频率可调（用键盘调节）
上传时间： 2015-04-06
上传用户：royzhangsz
低频数字式相位测量仪； 此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定，使系统整体精度得以保障，本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD等技术, 使输出波形精度大大提高，并可对频率自动校验，提高频率稳定性。
上传时间： 2015-04-10
上传用户：ggwz258
dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
上传时间： 2015-08-13
上传用户：xjz632
数字信号处理的应用之一是从含有加性噪声的信号中去除噪声。现有被噪声污染的信号x[k]=s[k]+d[k],式中： 为原始信号d[k]为均匀分布的白噪声。 （1）分别产生50点的序列s[k]和白噪声序列d[k],将二者叠加生成x[k],并在同一张图上绘出x0[k],d[k]和x[k]的序列波形。 （2）均值滤波可以有效去除叠加在低频信号上的噪声。已知3点滑动平均数字滤波器的单位脉冲响应为h[k]=[1,1,1 k=0,1,2],计算y[k]=x[k]*h[k],在同一张图上绘出前50点y[k],s[k]和x[k]的波形，比较序列y[k]和s[k]。
上传时间： 2015-08-19
上传用户：Andy123456
30个典型的C语言应用实例:单片机实现7段数码管显示,基于MAX7219的8位数码管显示,MAX7219的工作时序和寄存器描述,单片机实现液晶显示,单片机实现电子密码锁, 单片机实现简单音乐发生器,单片机实现语音录放,基于MAX197的并行A/D转换,基于TLC549的串行A/D转换,基于MAX517的串行D/A转换,基于DS18B20的数字温度计设计等等，例子超多 包括了书中所有的程序代码和电路图，稍加修改便可用于自己的设计中去
上传时间： 2014-01-21
上传用户：shawvi
数字系统设计实例.pdf,VHDL语言实现，7.1 半整数分频器的设计7.2 音乐发生器7.3 2FSK/2PSK信号产生器7.4 实用多功能电子表7.5 交通灯控制器 7.6 数字频率计.值得一看。
上传时间： 2015-08-31
上传用户：lhw888
设计一个能够自启动的24-1的伪随机码（111101011001000）发生器。 设计一个序列信号发生器，产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法
标签： 111101011001000 发生器 24 自启动
上传时间： 2013-12-18
上传用户：13517191407
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。
上传时间： 2015-09-27
上传用户：songrui
