数字收发

基于FPGA的FIR数字滤波器算法实现

基于FPGA的FIR数字滤波器算法实现

标签： FPGA FIR 数字滤波器算法

上传时间： 2015-01-02

上传用户：Shaikh
宇闻着Verilog数字系统设计教程word版

宇闻着Verilog数字系统设计教程word版

标签： Verilog word 数字系统设计教程

上传时间： 2013-11-03

上传用户：zhang_yi
宇闻着Verilog数字系统设计教程word版

宇闻着Verilog数字系统设计教程word版

标签： Verilog word 数字系统设计教程

上传时间： 2013-10-11

上传用户：angle
FPGA与ADC数字数据输出的接口

　　现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。

标签： FPGA ADC 数字接口

上传时间： 2015-01-02

上传用户：athjac
FPGA数字电子系统设计与开发实例导航

FPGA 数字电子系统设计与开发实例导航经典FPGA实战应用

标签： FPGA 数字电子开发实例导航

上传时间： 2013-12-21

上传用户：nem567397
FPGA实现2FSK数字信号调制解调

基于FPGA的调制和解调的数字信号有多种,包括2ASK、2FSK、2PSK等,文中介绍了2FSK信号的调制与解调,以及该信号的功率谱。最后提供验证结果,证明仿真结果符合要求。

标签： FPGA 2FSK 数字信号调制解调

上传时间： 2013-11-17

上传用户：forzalife
基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。

标签： CPLD VHDL 语言数字

上传时间： 2013-10-24

上传用户：古谷仁美
基于FPGA的宽带数字接收机变带宽数字下变频器设计

基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。

标签： FPGA 宽带数字接收机带宽

上传时间： 2013-10-13

上传用户：haiya2000
FPGA数字电子系统设计与开发实例导航(源程序)

FPGA数字电子系统设计与开发实例导航(源程序) 1每个项目都有说明文件，介绍使用方法。

标签： FPGA 数字电子开发实例导航

上传时间： 2013-12-11

上传用户：cccole0605
数字成形滤波器设计及FPGA实现

本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以及对传输系统信号误码率的影响。然后介绍了本次设计中使用到的数字成形滤波器设计的几种FIR滤波器结构。把各种设计方案进行仿真，比较仿真结果，最后根据实际应用的情况并结合设计仿真中出现的问题进行分析，得出各种设计结构的优缺点以及适合应用的场合。

标签： FPGA 数字成形滤波器设计

上传时间： 2013-10-22

上传用户：tyler