基于CPLD的VHDL语言数字钟(含秒表)设计

相 关 资 源

• 基于CPLD的VHDL语言数字钟(含秒表)设计免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采...

  标签： CPLD VHDL 语言 数字

  上传时间： 2013-10-24

  上传用户：古谷仁美

• 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码免费下载

  资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

  标签： Verilog FPGA HDL 多功能

  上传时间： 2013-08-18

  上传用户：问题问题

• USB245I的基于FPGA的VHDL语言的驱动程序,应该有用免费下载

  资源简介：USB245I的基于FPGA的VHDL语言的驱动程序,应该有用

  标签： 245I FPGA VHDL USB

  上传时间： 2014-01-19

  上传用户：来茴

• 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件免费下载

  资源简介：移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件

  标签： FPGA VHDL 移位 硬件

  上传时间： 2015-07-01

  上传用户：bakdesec

• 基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）免费下载

  资源简介：基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。

  标签： Verilog FPGA 2007 06

  上传时间： 2016-03-10

  上传用户：cc1915

• 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码免费下载

  资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

  标签： Verilog FPGA HDL 多功能

  上传时间： 2016-09-06

  上传用户：1583060504

• 基于c51的数码管数字钟源程序 简单实用免费下载

  资源简介：基于c51的数码管数字钟源程序 简单实用

  标签： c51 数码管 数字 源程序

  上传时间： 2014-01-14

  上传用户：ve3344

• 基于CPLD的多路数字开关电路的设计源程序免费下载

  资源简介：基于CPLD的多路数字开关电路的设计源程序

  标签： CPLD 多路 数字 开关电路

  上传时间： 2014-01-07

  上传用户：caixiaoxu26

• 适合初学者的用汇编语言写的基于1302的数码管数字钟的设计免费下载

  资源简介：适合初学者的用汇编语言写的基于1302的数码管数字钟的设计

  标签： 1302 初学者 汇编语言 数码管

  上传时间： 2017-02-24

  上传用户：ayfeixiao

• 本源码是基于CPLD的40路数字信号采集采集一组数据提交单片机处理并受单片机控制免费下载

  资源简介：本源码是基于CPLD的40路数字信号采集采集一组数据提交单片机处理并受单片机控制

  标签： CPLD 采集 源码 数字信号

  上传时间： 2013-12-25

  上传用户：liuchee

• 基于DA1302的电子实时数字钟,具有显示日期,时间,星期等功能.免费下载

  资源简介：基于DA1302的电子实时数字钟,具有显示日期,时间,星期等功能.

  标签： 1302 DA 电子 实时数字

  上传时间： 2013-12-22

  上传用户：TF2015

• 基于bpsk的VHDL语言编程与性能仿真免费下载

  资源简介：基于bpsk的VHDL语言编程与性能仿真

  标签： bpsk VHDL 语言编程 性能仿真

  上传时间： 2014-01-21

  上传用户：yzy6007

• 基于CPLD的pwm控制设计采用VHDL.verilog语言设计免费下载

  资源简介：基于CPLD的pwm控制设计\r\n采用VHDL.verilog语言设计\r\n对大家比较有用

  标签： verilog CPLD VHDL pwm

  上传时间： 2013-08-20

  上传用户：sk5201314

• 是EDA设计的数字钟的VHDL语言程序免费下载

  资源简介：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。

  标签： VHDL EDA 数字 语言程序

  上传时间： 2016-04-30

  上传用户：manlian

• 基于CPLD的pwm控制设计 采用VHDL.verilog语言设计 对大家比较有用免费下载

  资源简介：基于CPLD的pwm控制设计 采用VHDL.verilog语言设计 对大家比较有用

  标签： verilog CPLD VHDL pwm

  上传时间： 2014-01-09

  上传用户：baiom

• 用高速硬件语言VHDL设计的全功能数字钟免费下载

  资源简介：用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定

  标签： VHDL 硬件 数字 语言

  上传时间： 2016-12-26

  上传用户：wxhwjf

• 基于CPLD的数字通信系统2fsk 用VHDL形成2FSK信号免费下载

  资源简介：基于CPLD的数字通信系统2fsk 用VHDL形成2FSK信号

  标签： CPLD 2fsk 2FSK VHDL

  上传时间： 2017-08-29

  上传用户：manking0408

• 基于CPLD的数字通信系统 2fsk-2psk 用VHDL产生 2fsk-2psk信号免费下载

  资源简介：基于CPLD的数字通信系统 2fsk-2psk 用VHDL产生 2fsk-2psk信号

  标签： fsk psk CPLD VHDL

  上传时间： 2014-01-11

  上传用户：xcy122677

• 基于CPLD的数字通信系统 2m序列 用VHDL产生 2m序列信号免费下载

  资源简介：基于CPLD的数字通信系统 2m序列 用VHDL产生 2m序列信号

  标签： CPLD VHDL 数字通信系统 序列

  上传时间： 2014-01-10

  上传用户：tianjinfan

• 基于CPLD的数字通信系统 ask序列 用VHDL产生 ask序列信号免费下载

  资源简介：基于CPLD的数字通信系统 ask序列 用VHDL产生 ask序列信号

  标签： ask CPLD VHDL 数字通信系统

  上传时间： 2017-08-29

  上传用户：三人用菜

• 基于CPLD的数字通信系统曼切斯特用VHDL产生 曼切斯特信号免费下载

  资源简介：基于CPLD的数字通信系统曼切斯特用VHDL产生 曼切斯特信号

  标签： CPLD VHDL 数字通信系统 信号

  上传时间： 2013-12-18

  上传用户：源弋弋

• 基于VHDL语言数字钟免费下载

  资源简介：基于VHDL的数字钟，可以清零，置数，闹钟功能

  标签： VHDL 语言 数字

  上传时间： 2017-07-26

  上传用户：781502119

• 基于CPLD的数字图像边缘检测算法的实现免费下载

  资源简介：基于CPLD的数字图像边缘检测算法的实现，VHDL源程序

  标签： CPLD 数字图像 边缘检测 算法

  上传时间： 2015-12-11

  上传用户：libenshu01

• 采用Verilog HDL语言编写的多功能数字钟免费下载

  资源简介：采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

  标签： Verilog HDL 语言 编写

  上传时间： 2016-03-21

  上传用户：270189020

• 基于CPLD和VHDL的电子密码锁设计免费下载

  资源简介：基于CPLD和VHDL的电子密码锁设计，毕业论文的PDF格式，可以参考一下

  标签： CPLD VHDL 电子密码锁

  上传时间： 2013-08-11

  上传用户：qoovoop

• 基于CPLD的数字采集系统, 值得借鉴.免费下载

  资源简介：基于CPLD的数字采集系统, 值得借鉴.

  标签： CPLD 数字 采集系统

  上传时间： 2013-08-24

  上传用户：元宵汉堡包

• 基于51单片机的多功能数字钟。时间免费下载

  资源简介：基于51单片机的多功能数字钟。时间，年月日，多组闹钟，议程。且外接24C04的EEPROM后可保存设置。蜂鸣器由I/O口接三极管放大后驱动。

  标签： 51单片机 多功能 数字

  上传时间： 2013-12-29

  上传用户：dengzb84

• 1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时免费下载

  资源简介：1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为VHDL语言...

  标签： 0.01 VHDL 高精度 数字秒表

  上传时间： 2015-08-16

  上传用户：waitingfy

• 基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能免费下载

  资源简介：基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时...

  标签： CPLD CNT 计时 60

  上传时间： 2015-08-18

  上传用户：aeiouetla

• 双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作免费下载

  资源简介：双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作

  标签： CPLD VHDL RAM 操作

  上传时间： 2015-10-15

  上传用户：sunjet