利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改...
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
decl7s.jam
36.3 KB
包内组件
2
FILE
miaobiao.hif
7.6 KB
包内组件
3
FILE
decl7s.rpt
14 KB
包内组件
4
FILE
count60.hif
3.9 KB
包内组件
5
FILE
u5032039.dls
6.3 KB
包内组件
6
FILE
miaobiao(4).cnf
22.1 KB
包内组件
7
FILE
count100.pof
2 KB
包内组件
8
FILE
miaobiao(2).cnf
12.9 KB
包内组件
9
FILE
count60.pin
3.4 KB
包内组件
10
FILE
decl7s.ndb
9.5 KB
包内组件
11
FILE
count100.snf
20 KB
包内组件
12
FILE
u6893820.dls
11.4 KB
包内组件