数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数,这就要求由分频器产生标准闸门时间信号,计数器记录脉冲个数,由控制器对闸门信号进行选择,并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。...
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数,这就要求由分频器产生标准闸门时间信号,计数器记录脉冲个数,由控制器对闸门信号进行选择,并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。...
数字频率计 FPGA 用verilog语言编写...
一个简易的数字频率计,可以对一个输入的信号频率进行测量并显示输出,适合VHDL的初学者...
数字频率计的设计,有设计流程,设计中用到的元件原理电路,接线,方案论证。...
用LabVIEW 8.2编写的测试测量结果处理程序。用于压电加速度计测试结果的数据处理及证书报告的生成。...