分频器的vhdl描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频...
verilog实现的奇数分频器 针对任何规模的奇数分频...
分别用分频比交错法及累加器分频法完成非整数分频器设计。...
关于全数字64QAM调制器的FPGA实现的论文...
用FPGA仿真实现数控分频器,完整的工程文件...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源