W波段宽带倍频器的设计与仿真
本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频,再由反向并联二极管对平衡结构实现宽带三倍频,从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴...
本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频,再由反向并联二极管对平衡结构实现宽带三倍频,从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴...
用VHDL编写的8位全加器,数字分频器等程序...
数字测频器,多信号测频,和标准频率比对 输出采样信号...
编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数...
数字电路讲座:寄存器计数器分频器...
编码器倍频、鉴相电路在FPGA中的实现...
编码器倍频、鉴相电路在FPGA中的实现...
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的...
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计...
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。...