本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，...
数字倍频器技术资料
📦 资源总数：28811
💻 源代码：65711
📚 数字倍频器全部资料 (28811个)
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。...
vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践...
verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～...
使用XILINX的FPGA进行简单的倍频
使用XILINX的FPGA进行简单的倍频...
用于摄象机同步控制LED闪光灯的代码,LED闪光是已经倍频过的,不会引起人眼视觉上的闪烁感.
用于摄象机同步控制LED闪光灯的代码,LED闪光是已经倍频过的,不会引起人眼视觉上的闪烁感....
奇数分频和倍频
奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频...
3倍频实用稳定算法的VHDL实现（XILINX CPLD）
3倍频实用稳定算法的VHDL实现（XILINX CPLD）...
如何给时钟倍频或者分频
如何给时钟倍频或者分频，以及altera提供的IP核使用方法...
使用verilog编写分频器
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频...