正交频分复用(OFDM)技术是一种多载波数字调制技术，它具有频谱利用率高、抗多径能力强等特点，在宽带无线多媒体通信领域中受到了广泛的关注。 OFDM系统可分为连续工作模式和突发工作模式。在IEEE802.11a、HiperLANType2等无线局域网标准中采用了OFDM的突发工作模式，该模式下的接收机首先对符合某种特定格式的帧做出检测。本文介绍了一种基于最小错误概率准则的帧检测算法，提出了该算法的FPGA实现方案。 同步技术是OFDM最关键的技术之一，它包括载波频率同步和符号同步。载波频率同步是为了纠正接收端相对于发送端的载波频率偏移，以保证子载波间的正交性；符号同步确定OFDM符号有用数据信息的开始时刻，也就是确定FFT窗的开始时刻。本文首先介绍了一种基于自相关的载波频率同步算法，给出了它的FPGA实现方案，重点讲述了其中用到的Cordic算法及其实现；然后介绍了分别基于互相关和自相关的两种符号同步算法，给出了各自的FPGA实现方案，从实现的角度比较了两种算法的优缺点，并且在FPGA设计中体现了面积复用和流水线操作的设计思想。 文章最后介绍了系统调试的情况，总结出一种ChipScopePro与Matlab相结合的调试方法，该方法在FPGA调试方面具有一定的通用性。
上传时间： 2013-07-16
上传用户：Killerboo
混合信号示波器 (MSO) 已成为 当今嵌入设备设计师的首选工具。 安捷伦科技公司 (前惠普公司) 于 1996年推出了首款MSO，并于近日 推出了第三代MSO。所有主要示波 器厂商现在都可提供混合信号示波 器。MSO在基础示波器功能中增加 了16 个或更多逻辑分析仪采集信 道，及串行总线触发和协议解码功 能，研发工程师和技术人员可更快 调试其混合信号设计。MSO可弥补 传统数字存储示波器 (DSO) 和当今 更加复杂的逻辑分析仪及串行总线 协议分析仪之间的差距。那么MSO 与传统DSO 相比，有哪些改善? 不 同厂商的MSO 之间的差别是什么?
上传时间： 2013-04-24
上传用户：huql11633
有噪声的语音信号分析与处理设计设计内容： 1） 选择一个语音信号作为分析对象，或录制一段语音信号； 2） 对语音信号进行采样，画出采样后语音信号的时域波形和频谱图； 3） 利用MATLAB中的随机函数产生噪声加入到语音信号中，使语音信号被污染，然后进行频谱分析； 4） 设计FIR和IIR数字滤波器，并对被噪声污染的语音信号进行滤波，画出滤波前后信号的时域波形和频谱，并对滤波前后的信号进行比较，分析信号的变化； 5） 回放语音信号、给出相应处理程序及输出相应语音波形。
上传时间： 2013-06-01
上传用户：wao1005
夏宇闻教授的数字系统设计教程Verilog HDL
上传时间： 2013-07-20
上传用户：FFAN
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。该书本由浅入深的介绍了该技术的相关知识。推荐阅读。
标签： VerilogHDL 数字设计
上传时间： 2013-05-30
上传用户：13081287919
由于全球定位系统在航天、航空、航海、海洋上程、大地测量、陆地导航以及军事上的大量运用及其广阔的应用前景，使得GPS接收机系统成为国内外相关领域竞相研究的对象。GPS系统的用户部分主要是各种型号的GPS接收机。所以GPS接收机中的微处理器的运算能力和功耗直接影响整机的性能。 本文所研究的是基于ARM微处理器和μC/OS—Ⅱ的嵌入式系统开发及其在GPS接收机中的应用。介绍了OPS接收机设计原理，分析了接收机硬件模块的组成和功能，设计了由FPGA和ARM完成基带信号处理及导航解算的接收机，建立了基于ARM和μC/OS—Ⅱ的GPS接收机嵌入式硬件开发平台。研究了嵌入式实时操作系统μC/OS—Ⅱ，分析了其内核的组成结构：与处理器无关代码、处理器相关代码、与应用相关代码，并重点分析和配置了其中与处理器相关和与应用相关的代码部分，最终将其成功移植到ARM LPC2290微处理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系统软件编译和调试的交叉环境，设计了运行在此环境下的中断和多任务来实现接收机信号处理、导航解算及显示等功能，最终完成了基于ARM和μC/OS—Ⅱ的GPS接收机软应用件设计。 总之，本文从研究嵌入式系统的软、硬件设计及其应用着手，掌握了嵌入式系统开发的核心技术，研制了基于ARM嵌入式开发平台的GPS接收机。
上传时间： 2013-04-24
上传用户：buffer
GPS技术在导航、定位及精确打击等方面产生了重要影响，已经广泛地应用在各种武器平台上。但是，在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW)，在现在复杂的电磁环境中容易受到干扰，尤其是C/A码信号更易受到干扰，并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此，研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成，通过对GPS信号特征以及接收机抗干扰能力的分析，结合干扰对接收机的作用方式及效果，确定GPS最易受的干扰类型为阻塞式干扰，然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来，着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法，并对其进行了详细的分析和讨论。 研究过程中，通过对最佳化准则和空域自适应滤波的理解，首先对不同天线阵列结构进行了性能仿真和比较分析，然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析，针对其自由度有限的问题接着对空时滤波方法做了详细讨论，在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段，因此选用了适合本课题干扰环境的空域滤波方法，并对其自适应算法进行了适当的改进，使得其抗干扰性能获得了一定程度的改善。 最后，详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图，实验结果验证了该算法的有效性。
上传时间： 2013-06-03
上传用户：xfbs821
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.
上传时间： 2013-06-20
上传用户：小码农lz
扩频通信具有较强的抗干扰、抗侦查和抗衰落能力,可以实现码分多址,目前广泛应用于通信抗干扰、卫星通信、导航、保密通信、测距和定位等各个方面。另外,随着集成电路技术的飞速发展,数字接收机和软件无线电也已经是现代通信研究的一个热点。 本文正是顺应这种发展趋势,在某工程项目的通信分系统中建立CDMA直接序列扩频通信系统。 本文作者承担了多点无线扩频通信系统的研究,建立了一个完整的仿真系统。提出了适合于本系统的实现算法,同时还建立了基于软件无线电平台的系统的全FPGA设计和实现,包括各个模块的测试和整个系统的联合测试。 文章的主要内容如下： 1.简述了扩频通信及软件无线电的发展及现状。 2. 对直扩系统的基本原理和系统中采用的相关关键技术进行了阐述。相关关键技术包括扩频码的研究和选取,扩频码同步的研究,包括捕获算法和跟踪算法的研究,以及自适应门限的研究。 3.详细讨论了该多点无线通信系统的设计与实现,提出了适合于本系统的算法。首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。仿真结果证明算法的正确性,仿真性能也能满足系统设计的要求。 4.介绍了该多点无线通信系统的硬件平台与系统调试。首先介绍了系统的硬件平台和硬件框图,介绍了系统的相关器件及其配置,接着介绍了FPGA的开发流程、开发工具、设计原则及遇到的相关问题,最后介绍了系统的设计验证与性能分析,给出了系统的调试方案和调试结果。 本文所讨论的多点无线通信系统已经在某工程项目的通信分系统中实现。目前工作正常,性能良好,具有通用性、可移植性,有重要的理论及实用价值。
上传时间： 2013-04-24
上传用户：wzr0701
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
