数字上<b>变频器</b>

本文件是I2C总线读写测试程序；将跳线器JP6短接

本文件是I2C总线读写测试程序；将跳线器JP6短接，使用外部22.1184MHz晶振. 功能：定义 0 ~ 9 键为数字键， A ~ F 为功能键。按 A 键后，可按0 ~ 9 数字键，从零地址开始存储该键值，并送LED数码管上显示该键值。按 B 键后，从零地址开始读取数据值，并送LED数码管上显示。读取速度每秒一次。按 C 键后，停止任何操作。

标签： I2C JP6 总线读写

上传时间： 2013-12-21

上传用户：guanliya
这是Kenneth C.Loudden所著<<编译原理与实践>>附录B中源码.但原书公布的下载地址已失效.故上传

这是Kenneth C.Loudden所著<<编译原理与实践>>附录B中源码.但原书公布的下载地址已失效.故上传

标签： Kenneth Loudden lt gt

上传时间： 2016-01-23

上传用户：x4587
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。一、功能说明已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停可以随时记时、暂停后记录数据。待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。【注意】秒表为后来添加功能，所以有很多功能不成熟！

标签： CPLD VHDL 芯片时钟源

上传时间： 2014-01-02

上传用户：LIKE
1） A道和B道上均有车辆要求通过时

1） A道和B道上均有车辆要求通过时，A、B道轮流放行。A道放行5分钟（调试时改为5秒钟），B道放行4分钟（调试时改为4秒钟）。 2）一道有车而另一道无车（实验时用开关K0和K1控制），交通灯控制系统能立即让有车道放行。 3）有紧急车辆要求通过时，系统要能禁止普通车辆通行，A、B道均为红灯，紧急车由K2开关模拟。 4）绿灯转换为红灯时黄灯亮1秒钟。

标签：

上传时间： 2013-12-19

上传用户：daguda
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。

标签： FPGA VHDL 模块分

上传时间： 2016-03-20

上传用户：qq521
对称密码体制的发展趋势将以分组密码为重点。分组密码算法通常由密钥扩展算法和加密（解密）算法两部分组成。密钥扩展算法将b字节用户主密钥扩展成r个子密钥。加密算法由一个密码学上的弱函数f与r个子密钥迭代r

对称密码体制的发展趋势将以分组密码为重点。分组密码算法通常由密钥扩展算法和加密（解密）算法两部分组成。密钥扩展算法将b字节用户主密钥扩展成r个子密钥。加密算法由一个密码学上的弱函数f与r个子密钥迭代r次组成。混乱和密钥扩散是分组密码算法设计的基本原则。抵御已知明文的差分和线性攻击，可变长密钥和分组是该体制的设计要点。

标签： 算法密钥扩展分组密码密钥

上传时间： 2013-12-14

上传用户：shanml
主要介绍了如何使用E8仿真器在以Renesas芯片为MCU的开发板上进行仿真调试。第1 章概要第2 章 E8 仿真器功能第3 章使用前的准备第4 章调试的准备第5 章调试

主要介绍了如何使用E8仿真器在以Renesas芯片为MCU的开发板上进行仿真调试。第1 章概要第2 章 E8 仿真器功能第3 章使用前的准备第4 章调试的准备第5 章调试第6 章教程示例附录A E8 仿真器的构成附录B 窗口功能一览附录C 命令行功能附录D High-performance Embedded Workshop 的注意事项附录E 有关硬件诊断程序 E.1 为了执行诊断程序的系统设置 E.2 诊断程序的执行 E.3 错误发生时的处理

标签： Renesas MCU 仿真器调试

上传时间： 2013-12-26

上传用户：chens000
微机原理课程设计报告课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091

微机原理课程设计报告课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091132）。 3. 可设置闹钟的时间当前值（对准时间）,设置闹铃时间,闹铃功能的关闭和开放. 关键词:数字闹钟，8253定时器，LED显示器，8255A并行口

标签： 8253 091 LED 微机原理

上传时间： 2016-04-17

上传用户：chens000
Browser/Server模式下管理系统的开发 B/S系统下数据访问及报表生成技术 MVC结构模式下WEB表达层的设计和开发 SQL Server数据库管理系统上的SQL查询优化毕业礼物

Browser/Server模式下管理系统的开发 B/S系统下数据访问及报表生成技术 MVC结构模式下WEB表达层的设计和开发 SQL Server数据库管理系统上的SQL查询优化毕业礼物可做参考

标签： Server SQL Browser MVC

上传时间： 2013-12-26

上传用户：libinxny
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟

一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。

标签： verilog QEP 电路代码

上传时间： 2014-01-21

上传用户：wangdean1101