数字合成信号的设计，主要是采用数字频率直接合成的方法设计信号源。
上传时间： 2013-12-31
上传用户：lacsx
本书提供用J B u i l d e r开发数据库应用程序、创建分布式应用程序以及编写J a v a B e a n 组件的高级资料。它包括下列几个部分： • 第一部分是“开发数据库应用程序”，它提供关于使用J b u i l d e r的D a t a E x p r e s s数据 库体系结构的信息，并解释原始数据组件和类之间的相互关系，以及怎样使用它 们来创建你的数据库应用程序。它还解释怎样使用Data Modeler(数据模型器)和 Application Generator（应用程序生成器）创建数据驱动的客户机/服务器应用程 序。 • 第二部分是“开发分布式应用程序”，它提供关于使用ORB Explorer、用J B u i l d e r 创建多级的分布应用程序、调试分布式应用程序、用J a v a定义C O R B A接口以及 使用s e r v l e t等的信息。 • 第三部分是“创建J a v a B e a n”，它解释怎样开发新的J a v a B e a n组件，描述在组件 开发中涉及的任务, 怎样使用B e a n s E x p r e s s创建新的J a v a B e a n，以及关于属性、 事件、B e a nIn f o类和其他方面的详细情况。
上传时间： 2014-01-03
上传用户：wpt
小信号放大器的设计 1. 放大器是射频/微波系统的必不可少的部件。 2. 放大器有低噪声、小信号、高增益、中功率、大功率等。 3. 放大器按工作点分有A、AB、B、C、D…等类型。 4. 放大器指标有：频率范围、动态范围、增益、噪声系数、工作效率、1dB压缩点、三阶交调等。
上传时间： 2016-02-10
上传用户：ggwz258
IntraWeb电影程序 B/S类型的演示 Delphi+Internet 开发的电影服务器 系统登录电影网站的用户名和密码都是admin 观看电影的最低要求: 请确保你的系统已经安装媒体播放器9.0和RealOne播放器并且得升级浏览器为IE6.0以上,且系统比较支持COOKIE. 程序占用了90端口.在运行时请确保此端口没被其它程序占用.
标签： IntraWeb Internet Delphi admin
上传时间： 2013-12-18
上传用户：lijinchuan
设计IIR数字陷波器，采样率为6.4kHz，陷波频率点为50Hz、150Hz、250Hz；c1.mat为输入数据文件；并且包括陷波前后的频谱分析。
上传时间： 2013-12-21
上传用户：silenthink
本程序实现了一个数字频率计。它由一个测频控制信号发生器TESTCTL，8个有时钟的十进制计数器CNT10，一个32位锁存器REG32B组成。
上传时间： 2013-12-16
上传用户：894898248
文件是I2C总线读写测试程序；将跳线器JP6短接，使用外部22.1184MHz晶振. * 功能：定义 0 ~ 9 键为数字键， A ~ F 为功能键。按 A 键后，可按0 ~ 9 数字键， * 从零地址开始存储该键值，并送LED数码管上显示该键值。按 B 键后，从零地 * 址开始读取数据值，并送LED数码管上显示。读取速度每秒一次。按 C 键后， * 停止任何操作。
上传时间： 2016-06-13
上传用户：tedo811
数字测频器，多信号测频，和标准频率比对 输出采样信号
标签： 数字测频
上传时间： 2014-01-06
上传用户：sjyy1001
sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现，如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试，比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列，定时器容器。 frame:目前提供了listerner（linux下版本，模仿ace的反应器）定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com
标签： sourceforge showfiles group_id project
上传时间： 2016-07-16
上传用户：lili123
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
