本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
上传时间： 2013-12-18
上传用户：sy_jiadeyi
一种基于软件无线电的数字中频和基带处理平台
上传时间： 2014-01-23
上传用户：weixiao99
两台处理机A 和B处理n个作业。设第i个作业交给机器 A 处理时需要时间ai，若由机器B 来处理，则需要时间bi。由于各作 业的特点和机器的性能关系，很可能对于某些i，有ai >=bi，而对于 某些j，j!=i，有aj<bj。既不能将一个作业分开由两台机器处理，也没 有一台机器能同时处理2 个作业。设计一个动态规划算法，使得这两 台机器处理完成这n 个作业的时间最短（从任何一台机器开工到最后 一台机器停工的总时间）。研究一个实例：（a1,a2,a3,a4,a5,a6）= （2,5,7,10,5,2）；（b1,b2,b3,b4,b5,b6）=（3,8,4,11,3,4）
上传时间： 2014-01-14
上传用户：独孤求源
中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 ％ 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。
上传时间： 2016-12-27
上传用户：kr770906
给出了线性方程组矩阵Ax=b在并行预处理共轭梯度法求解过程，绝对有用哟
上传时间： 2014-01-06
上传用户：love_stanford
简易数字频率计--描述了97年电子设计大赛中B题的一些思路和方法。
上传时间： 2013-11-28
上传用户：xaijhqx
实现计算数字a选数字b的组合结果。程序机构简单，在matlab里面输入文件名字和组合参数就可以运行。
上传时间： 2017-09-17
上传用户：change0329
60年代初，国际上首次将B超诊断仪应用于临床诊断，40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展，目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容，研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点，可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手，在对超声诊断系统中的几个关键技术进行分析的基础上，重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外，采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计，编译下载至FPGA中，最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案，具有高速度、高精度、高集成度、便携的特点，为全数字化便携超声诊断设备的研制打下了基础。 @@关键词：超声诊断系统；FPGA；数字FIR滤波器；CORDIC算法；SPI总线
上传时间： 2013-07-07
上传用户：hxy200501
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
本文以电子不停车收费系统课题为背景，设计并实现了基于FPGA的π/4-DOPSK全数字中频发射机和接收机。π/4-DQPSK广泛应用于移动通信和卫星通信中，具有频带利用率高、频谱特性好、抗衰落性能强的特点。 近年来现场可编程门阵列(FPGA)器件在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善，因此可以把数字调制，数字上/下变频，数字解调在同一块FPGA上实现，即实现了中频发射机和接收机一体化的片上可编程系统(SOPC，System On Programmabie Chip)。 本文首先根据指标要求对数字收发机方案进行设计，确定了适合不停车收费系统的全数字发射机和接收机的结构，接着根据π/4-DQPSK发射机和接收机的理论，设计并实现了基于FPGA的成形滤波器SRRC、半带滤波器HB和定时算法并给出性能分析，最后给出硬件测试平台上结果和测试结果分析。
上传时间： 2013-06-23
上传用户：chuckbassboy
