全桥变换器中磁通不平衡的抑制。
上传时间： 2013-10-22
上传用户：nunnzhy
介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上，通过采用共源共栅电流镜结构和引入负反馈环路的方法，大大提高了整体电路的电源抑制比。 Spectre仿真分析结果表明：在-40~100 ℃的温度范围内，输出电压摆动仅为1.7 mV，在低频时达到100 dB以上的电源抑制比（PSRR），整个电路功耗仅仅只有30 μA。可以很好地应用在低功耗高电源抑制比的LDO芯片设计中。
上传时间： 2013-10-27
上传用户：thesk123
介绍了变压器绕组热点温升的传统直接测量方法，国家标准计算方法，热电类比模型法，BP神经网络模型和算法。分析每种方法原理并进行比较，得到相应的优缺点。验证BP神经网络模型算法在变压器绕组热点温升中的应用，证明该方法是有效的。
上传时间： 2013-11-11
上传用户：文993
开关电源的尖峰抑制
上传时间： 2013-10-15
上传用户：fudong911
介绍一种高电源抑制比带隙基准电路的设计与验证
上传时间： 2013-10-08
上传用户：642778338
ESD静电抑制资料。
上传时间： 2013-10-14
上传用户：rishian
电源纹波的产生、危害、测量和抑制
上传时间： 2013-10-31
上传用户：txfyddz
基于SMIC0.35 μm的CMOS工艺，设计了一种高电源抑制比，同时可在全工艺角下的得到低温漂的带隙基准电路。首先采用一个具有高电源抑制比的基准电压，通过电压放大器放大得到稳定的电压，以提供给带隙核心电路作为供电电源，从而提高了电源抑制比。另外，将电路中的关键电阻设置为可调电阻，从而可以改变正温度电压的系数，以适应不同工艺下负温度系数的变化，最终得到在全工艺角下低温漂的基准电压。Cadence virtuoso仿真表明：在27 ℃下，10 Hz时电源抑制比（PSRR）-109 dB，10 kHz时（PSRR）达到-64 dB；在4 V电源电压下，在-40～80 ℃范围内的不同工艺角下，温度系数均可达到5.6×10-6 V/℃以下。
上传时间： 2014-12-03
上传用户：88mao
开关电源的EMI产生的源头以及抑制
上传时间： 2013-12-29
上传用户：assef
永磁同步电机FOC算法的流三相电流重构算法。
上传时间： 2013-10-15
上传用户：270189020
