随着电力电子装置的广泛应用,人们对电能变换的控制能力日益提高.但这些非线性装置所产生的无功和谐波污染也给电网带来越来越严重的危害.研究有源电力滤波器以补偿电力电子装置所引起的无功和谐波污染已成为电力电子应用技术中的一个重大研究课题. 本文主要研究一种基于DSP控制的运用于高压电力系统的新型大容量补偿装置,它结合了有源滤波器(APF)和静止无功补偿发生器(SVG),的优点,在抑制电网谐波的同时进行无功补偿. 传统补偿装置主要采用模拟控制.但模拟控制存在电路复杂、控制性能差、易受环境干扰等缺点.本文提出以TI公司TMS320LF2407高速处理器为核心的数字控制系统.更重要的是,该补偿装置使用的电抗和电容元件比传统SVC中的电抗器和电容元件小.大大缩小了装置的体积和成本. 另外,由于补偿装置中IGBT模块的额定工作电压的限制,若要将其运用于高压系统需要连接特殊的升压变压器,成本较高.如果能够借助一些辅助的外电路解决功率器件串联工作时的均压问题,那么就可以省去升压变压器的投资,降低了成本.这也是本文的一个研究方向. 本文首先回顾了电力系统有源滤波和无功补偿的发展情况,然后阐述了有源滤波和无功补偿的工作原理和关键技术.在此基础上,讨论了电力系统有源滤波和无功补偿装置的硬件设计及软件开发.最后,使用Matlab对系统进行了仿真并进行了实验验证.
上传时间： 2013-07-09
上传用户：waitingfy
随着电力电子装置越加广泛的投入使用,电能得到了更加充分的应用,但是伴随而来的是越来越多的非线性、冲击性负载的投入使用,电网中谐波污染日益严重,在针对此类谐波抑制和无功补偿装置的研究中,电力有源滤波器APF得到了广泛应用. 与传统无源滤波器比较,有源电力滤波器具有动态响应特性好,滤波特性不受系统阻抗的影响等优势.而APF所采用的谐波电流检测方法,直接决定了谐波的检测精度和跟踪速度,是决定谐波补偿特性的关键.本论文重点研究了谐波电流检测方法. 在众多有源滤波器的谐波及无功电流检测算法中,基于三相瞬时无功功率理论的应用最为广泛.应用此理论的i<,p>-i<,q>岛检测方法计算简单,具有较好实时性,适合电流快速检测的优点；但同时也存在很多局限性. 本文首先通过分析、比较总结出各类APF的优缺点和适用性,系统地研究了有源电力滤波器的两个关键技术:谐波电流检测和PWM信号发生器的控制策略；在此基础上,针对在负载电流有较大突变时补偿电路会产生较大畸变影响补偿效果的问题,以及三相电压畸变时i<,p>-i<,q>检测法存在的误差等问题,从基于DSP控制的三相四线制并联型有源电力滤波器的结构出发进行优化设计,提出了一种改进的i<,p>-i<,q>检测法,在该检测法中增加了平衡.APF直流侧电容总电压和上下电容电压的闭环控制,以消除负载电流突变时产生的畸变；并采用一种新颖的基于低通滤波的A相正序电压提取单元来代替原始的i<,p>-i<,q>检测法的PLL锁相环,在三相电压畸变情况下仍可以正确提取A相正序电压,以精确检测出谐波和无功电流. 最后通过MATLAB6.5对系统进行了仿真验证,仿真结果表明该算法能有效保证检测效果的实时性和精确性,证明了该算法的可行性.
上传时间： 2013-04-24
上传用户：jackgao
随着计算机和微电子技术的飞速发展，基于数字信号处理的示波器、信号发生器、逻辑分析仪和频谱分析仪等测量仪器已经应用到各个领域并且发挥着重要作用，但这些仪器昂贵的价格阻碍了它们的普遍使用。 本文针对电子测量仪器技术发展和普及的情况，结合用FPGA实现数字信号处理的优势，研究一种基于FPGA的辅助性独立电予测量仪器的软件系统。这种仪器可以作为数模混合电路测试和验证的工具，用来观察模拟信号波形、数字信号时序波形、模拟信号的幅度频谱，也可以用来产生DDS信号。在硬件选择上，使用具有Altera公司CycloneⅡ器件的平台来实现单片DSP系统，这种芯片成本低廉、工作速度快、技术兼容性好；在软件设计上，采用基于FPGA的可编程数字逻辑设计方法，这种方法具有开发难度小、功能扩展简单等优点。设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。对这些技术的研究探讨不仅有理论研究价值，在科学实验和产品设计中同样具有重要的实用价值。系统的设计以低资源、高性能为目标，设计中采用了科学的模块划分、设计与集成的方法，在保持原四种信号处理功能不变的前提下，尽量多的节约各种FPGA资源，为实现低成本的辅助电子测量仪器提供了可能。
上传时间： 2013-06-05
上传用户：love_stanford
逆变器广泛应用于工业生产的各个方面，数字控制具有方便实现复杂算法、抗干扰性强和产品容易升级等优点，已成为未来逆变器的发展趋势。使用数字技术控制设计逆变器，控制器的性能决定了逆变系统系统的性能。然而在很多高频应用的场合，目前常用的控制器的速度往往不能完全达到要求。与传统单片机和DSP芯片相比，FPGA器件具有更高的处理速度。同时FPGA应用在数字化逆变器设计中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。在逆变器的全数字化控制领域，FPGA具有很好的应用价值。 论文首先介绍了SPWM基本原理及其控制方式，SPWM的生成方法，并结合本课题给出了查表法生成SPWM波的一般方法，且以单相全桥逆变器为例进行了仿真。分析其的电路特点，建立PWM逆变器的统一电路模型、连续状态空间以及离散状态空间模型，在此数学模型基础上，针对逆变器研究分析了目前用于逆变器设计的各种数字控制技术、控制方案，讨论了其控制方法的优缺点，相关控制器设计的一般问题，最后比较了其优缺点，指出其存在的共性问题，总结了使用FPGA设计逆变器数字控制器的优势。然后以单相电压型PWM逆变器为控制模型采用新型模数结合现场可编程门阵列FPGA实现数字化控制器的方案，给出了纯正正弦波逆变器的设计方案。 论文详细论述了采用模数混合型FPGA作为主控芯片的高频逆变器设计方法与实现过程。系统主控芯片采用Fusion系列AFS600，世界上首个模数混合型FPGA。主要设计要点包括：逆变器硬件电路设计以及SPWM数字控制系统软件设计。外围强电电路的设计的难点在于用于前端升压的高频变压器的设计以及输出端LC滤波电感与电容的选取。另外，SPWM“H”字全桥逆变电路中的高悬浮电压也是设计中需要值得注意的重要环节。在控制系统软件设计方面，采用FPGA自上而下的设计方法，对其控制系统进行了功能划分，完成了SPWM产生器以及加入死区补偿的PWM发生器、和反馈等模块的设计。 论文的结束部分给出了设计结果，并指出了进一步的工作的思路和方向。
上传时间： 2013-05-19
上传用户：小码农lz
超声波电源广泛应用于超声波加工、诊断、清洗等领域，其负载超声波换能器是一种将超音频的电能转变为机械振动的器件。由于超声换能器是一种容性负载，因此换能器与发生器之间需要进行阻抗匹配才能工作在最佳状态。串联匹配能够有效滤除开关型电源输出方波存在的高次谐波成分，因此应用较为广泛。但是环境温度或元件老化等原因会导致换能器的谐振频率发生漂移，使谐振系统失谐。传统的解决办法就是频率跟踪，但是频率跟踪只能保证系统整体电压电流同频同相，由于工作频率改变了而匹配电感不变，此时换能器内部动态支路工作在非谐振状态，导致换能器功率损耗和发热，致使输出能量大幅度下降甚至停振，在实际应用中受到限制。所以，在跟踪谐振点调节逆变器开关频率的同时应改变匹配电感才能使谐振系统工作在最高效能状态。针对按固定谐振点匹配超声波换能器电感参数存在的缺点，本文应用耦合振荡法对换能器的匹配电感和耦合频率之间的关系建立数学模型，证实了匹配电感随谐振频率变化的规律。给出利用这一模型与耦合工作频率之间的关系动态选择换能器匹配电感的方法。经过分析比较，选择了基于磁通控制原理的可控电抗器作为匹配电感，通过改变电抗控制度调节电抗值。并给出了实现这一方案的电路原理和控制方法。最后本文以DSP TMS320F2812为核心设计出实现这一原理的超声波逆变电源。实验结果表明基于磁通控制的可控电抗器可以实现电抗值随电抗控制度线性无级可调，由于该电抗器输出正弦波，理论上没有谐波污染。具体采用复合控制策略，稳态时，换能器工作在DPLL锁定频率上；动态时，逐步修改匹配电抗大小，搜索输出电流的最大值，再结合DPLL锁定该频率。配合PS-PWM可实现功率连续可调。该超声波换能系统能够有效的跟随最大电流输出频率，即使频率发生漂移系统仍能保持工作在最佳状态，具有实际应用价值。
上传时间： 2013-04-24
上传用户：lacsx
随着我国工业化进程加快，各种电力负荷迅速增加，造成了电网无功功率消耗增加，使电能的传输和利用效率降低，电能质量中的无功功率补偿问题变得越来越重要。静止无功发生器(STATCOM)作为柔性交流输电系统的重要装置之一，是无功功率补偿发展的趋势。 论文首先介绍并比较了现有的无功补偿装置，分析了STATCOM相对于其他无功补偿装置的优越性。总结了STATCOM的间接电流控制和直接电流控制两种控制方式，并对两种控制方式所衍生的几种控制结构进行了介绍，说明了其控制原理。 详细讨论了直接电流控制的几种控制结构，并建立了相应的仿真模型，进行了仿真和比较分析。研究了它们在稳态性能和动态性能上的优缺点。其中重点讨论了采用空间电压矢量调制方法(SVPWM)跟踪给定电压矢量，来控制STATCOM的电流产生，并且采用直流侧电压可变给定。仿真结果证明此种方法具有直流侧电压利用率高、降低功率器件的开关损耗、适应电网电压不对称的环境的优点。 介绍了基于FPGA和DSP硬件开发平台设计方法。对FPGA的控制软件编程设计进行了详细讨论，其中重点讨论了应用DSP builder。工具箱实现全数字三相锁相环和SVPWM控制模块的方法。
上传时间： 2013-04-24
上传用户：youth25
基于USB和单片机的多路信号采集系统 根据多路信号发生器输入的模拟信号，设计基于单片机和USB接口的多路信号采集系统，以便于与计算机进行交互。
上传时间： 2013-06-07
上传用户：yx007699
电子功能模件是机电产品的基本组成部分，其水平高低直接决定整个机电产品的工作质量。当前PCB自动测试系统大多为欧美产品，价格相当昂贵，远远超出我国中小电子企业的承受能力。为了提高我国中小企业电子设备的竞争力，本课题研发了适合于我国中小企业、价格低廉、使用方便的PCB路内测试系统。 本文首先详细介绍了PCB各种检测技术的原理和特点，然后根据本课题面向的用户群和他们对PCB测试的需求，组建PCB内测试系统。本系统基于虚拟仪器设计思想，以PCB上模拟电子器件、组合逻辑电路及由其构成的功能模块等为被测对象，包括路内测试仪、逻辑分析单元、信号发生器、高速数据采集器、多路通道扫描器及针床。其中：路内测试仪对不同被测对象选择不同测试方法，采用电位隔离法实现了被测对象与PCB上其他元器件的隔离，并采用自适应测试方法提高测试结果的准确度。逻辑分析单元主要采用反向驱动技术测试常见的组合逻辑电路。信号发生器能同时产生两路正弦波、方波、斜波、三角波等常用波形。数据采集器能同时采集四路信号，以USB接口与主机通讯。多路通道扫描器采用小型继电器阵列来实现，可扩展性好。针床采用新型夹具，既保证接触性能，又不至破坏触点。 实践表明，本系统能对常用电子功能模件进行自动测试，基本达到了预期目标。
上传时间： 2013-06-06
上传用户：klds
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： 版次：1 纸张：胶版纸 开本： 商品标识：8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为３位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器（bubble sorter）的电路设定 参考文献
上传时间： 2013-06-15
上传用户：龙飞艇
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
