I2C总线器件在高抗干扰系统中的应用: 摘要：本文先对I2C总线协议进行了简要叙述，然后介绍了一些常用的抗干扰措施，最后提供了一个利用I2C总线器件24WC01组成的高抗干扰应用方案。 一、I2C总线概述 I2C总线是一双线串行总线，它提供一小型网络系统为总线上的电路共享公共的总线。总线上的器件有单片机LCD驱动器以及E2PROM器等。型号有：PCF8566T、SAA1064T、24WC01等。 两根双向线中，一根是串行数据线（SDA），另一根是串行时钟线（SCL）。总线和器件间的数据传送均由这根线完成。每一个器件都有一个唯一的地址，以区别总线上的其它器件。当执行数据传送时，谁是主器件，谁是从器件详见表1。主器件是启动数据发送并产生时钟信号的器件。被寻址的任何器件都可看作从器件。I2C总线是多主机总线，意思是可以两个或更多的能够控制总线的器件与总线连接。
上传时间： 2013-11-17
上传用户：时代将军
以SPI总线技术为基础，用微控制器S3C2450X和电平转换芯片MAX3088设计了一个RS-422接口电路，将SPI单端非平衡传输信号转换为RS-422差分信号。在保证SPI同步传输的高效性和高速性的同时，还增强了信号的抗干扰能力。 主要使用9 个信号主机输入G从机输出C 主机输出从机输入 串行时钟C 或外设片选或从机选择信号由从机在主机的控制下产生信号用于禁止或使能外设的收发功能为高电平时\" 禁止外设接收和发送数据为低电平时\" 允许外设接收和发送数据! 图1 所示是微处理器通过与外设连接的示意图!
上传时间： 2014-03-21
上传用户：lizhen9880
PCF8563T串行时钟芯片的驱动程序，需要I2C总线的接口函数。
上传时间： 2013-12-23
上传用户：it男一枚
I2C串行总线元器件标准驱动程序的编写，可自己定义串行时钟线和串行数据线所在口
上传时间： 2013-11-25
上传用户：hj_18
vc开发的PCI总线加密卡 PCI开发卡主要由PCI9054、93C56、16M晶振和相应的跳线、控制地址数据线等部分组成。PCI9054是PLX公司的PCI主模式桥芯片，具体芯片的说明请见Data Book；93C56是EERPOM，用于向PCI9054的初始化设置信息；16M晶振向9054提供总线时钟和CPLD7128S提供时钟；跳线用于PCI9054的设置，控制地址数据线将PCI9054的Local Bus信号线引出来，用于实验板用。
上传时间： 2014-08-07
上传用户：hongmo
USB2I2C usb总线转i2c总线的专用芯片，无需固件编程。I2C接口支持4种不同时钟传输速度：100KHz/400KHz/750KHz。
上传时间： 2015-08-11
上传用户：ynzfm
嵌入式arm-linux 2.6内核 s3c2410 的i2c总线驱动程序，以及i2c时钟设备驱动程序
上传时间： 2015-09-19
上传用户：咔乐坞
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
SCSI-2也称为Fast－SCSI，传输速率为10MB／s。 后采用扩展总线宽度来增加数据流量的方式，提高整 体传输速率，于是SCSI－2规定了16位、32位数据总 线，使传输速率进一步提高为20MB／S，也就是Wide －SCSI，或是称作Fast SCSI－2。 Wide－SCSI采用4 位定址，使可连接的设备达到了15个。在接口电缆上， 为兼容SCSI－l所使用的A电缆，SCSI－2标准在A 电缆的基础上增加一条68pin的扁平电缆，称为B电 缆。目前还有不少SCSI的CD－ROM、CD－R、CD－ RW还是使用SCSI－2界面。
上传时间： 2014-12-03
上传用户：change0329
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
