里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子
上传时间： 2017-04-18
上传用户：litianchu
使用QUARTUS2写的循环码编码器源代码
上传时间： 2014-11-29
上传用户：VRMMO
基于VHDL设计的在quarters2上的循环码编码器
上传时间： 2017-05-18
上传用户：曹云鹏
编译实现循环码的产生，用FOR循环分别对其中的码元进行设置。
上传时间： 2017-06-07
上传用户：lvzhr
基于VHDL语言的循环码编码器的程序，以一个（15，6）循环码为例
上传时间： 2014-01-12
上传用户：xwd2010
循环码纠错译码器，简单易学，十分适合初学者使用
上传时间： 2017-07-01
上传用户：caixiaoxu26
WHILE语句语法分析 ,含有源码,及报告书 WHILE循环语句的翻译程序设计.doc
上传时间： 2013-12-19
上传用户：kikye
《Matlab与通信仿真》--信道编码篇--分析循环码的性能（信道任选，调制采用2FSK）
上传时间： 2013-12-25
上传用户：yepeng139
VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。
上传时间： 2015-11-25
上传用户：sosho
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
