基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
上传时间： 2014-01-17
上传用户：lhw888
完成对S29C51004T FLASH存储器的读写控制。
标签： S29C51004T FLASH 存储器 读写
上传时间： 2013-11-29
上传用户：wff
FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示RAM内部的状态，并且控制FIFO的输入信号WEN(写使能)和REN(读使能)。以及为了更好得控制FIFO电路，AEF(表示RAM内部的数据即将空)信号也同时输出。
上传时间： 2016-02-06
上传用户：zhoujunzhen
北大计算机体系结构教程,介绍存储器的架构.
上传时间： 2013-12-22
上传用户：kristycreasy
Flash 存储器，应用于单片机资料存储，更改对应IO即可使用
上传时间： 2016-02-10
上传用户：z754970244
动态分区存储管理是一种存储器管理方案。它包含四种内存分配方法：首次适应法、循环首次适应法、最佳适应法和最差适应法，这四种方法各有其优缺点。它在回收内存分区时又包含四种情况：与回收区相邻的两分区都不是空闲分区，此时直接回收该分区；与回收区低地址端相邻分区是空闲分区，而与回收区高地址端相邻分区不是空闲分区，此时将回收区与低地址端分区合并成一个空闲分区；与回收区低地址端相邻分区不是空闲分区，而与回收区高地址端相邻分区是空闲分区，此时将回收区与高地址端分区合并成一个空闲分区；与回收区低地址端和高地址端相邻的分区都是空闲分区，此时将回收区与这两个空闲分区合并成一个空闲分区。 本实习帮助同学理解在动态分区存储管理方案中如何实现内存的分配和回收。
上传时间： 2013-12-21
上传用户：aa17807091
Socketlib: 一个轻量级的C++ 封装Socket C API 网络编程框架。 它简化了Socket异步事件分派、进程间Socket通信的并发OO网络应用和服务的开发。 目前，只支持Window下IPV4；将来支持IPV6，并希望能将其扩展到linux/unix等OS平台。
上传时间： 2016-02-11
上传用户：yuzsu
使用ＩＤＥＬＡＹ实现８倍过采样异步串行信号恢复信号
上传时间： 2016-02-12
上传用户：66666
Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the FIFO depth is 4 and the FIFO width is 32 bits.
标签： FIFO implementation Synthesizable synthesizable
上传时间： 2016-02-12
上传用户：源弋弋
7FLASH存储器K9F6408U0A的控制
标签： K9F6408U0A 7FLASH 存储器 控制
上传时间： 2014-01-21
上传用户：waizhang
