ＰＬＣ的一个三相异步的实验，有做plc实验的朋友，需要这个的话下来看吧：）外加它的编程器
标签： 三相异步 实验
上传时间： 2016-05-06
上传用户：stewart·
Socket异步通信示程序代码下载.非常直观，非常简单，好学习
标签： Socket 异步通信 代码
上传时间： 2013-12-09
上传用户：叶山豪
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操作。
标签： FIFO wr_clk RAM 队列
上传时间： 2014-01-25
上传用户：赵云兴
基于DSP2407的汇编语言实现交流电机异步调速系统控制程序，研究生期间完成的项目的一部分。算法和控制方案相见程序！
标签： 2407 DSP 汇编语言 交流电机
上传时间： 2013-12-22
上传用户：cxl274287265
verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码
标签： verilog UART 代码
上传时间： 2016-05-11
上传用户：wxhwjf
异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下
标签： FIFO 指针 比较
上传时间： 2014-11-10
上传用户：stella2015
单片机复位电路的可靠性分析，论文，对提高复位系统的可靠性有很好的参考。
标签： 单片机 复位电路 可靠性分析
上传时间： 2013-12-18
上传用户：xfbs821
URAT异步通信接口的VHDL描述，可综合
标签： URAT VHDL 异步通信接口
上传时间： 2016-05-17
上传用户：zq70996813
VHDL编写的异步通信串行口设计用Quartus工具编译
标签： Quartus VHDL 编写 异步通信
上传时间： 2014-01-24
上传用户：ynwbosss
时钟和复位模块的仿真程序设计，用Modelsim仿真
标签： 时钟 复位 仿真 模块
上传时间： 2013-12-21
上传用户：ls530720646
