虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

开<b>环控</b>制环

  • Java语 言 的 产 生 及 其 特 点 Java程 序 开 发 与 运 行 环 境 Java程 序 设 计 基 础 Java应 用 程 序 的 基 本 框 架 Java的 类 Jav

    Java语 言 的 产 生 及 其 特 点 Java程 序 开 发 与 运 行 环 境 Java程 序 设 计 基 础 Java应 用 程 序 的 基 本 框 架 Java的 类 Java图 形 用 户 接 口

    标签: Java Jav

    上传时间: 2017-06-24

    上传用户:ukuk

  • 某单位负反馈控制系统的开环传递函数为

    某单位负反馈控制系统的开环传递函数为 ,要求闭环系统对斜坡输入 ,响应的稳态误差小于 ,相角裕量为 ,剪切频率 为10rad/s时。请采用超前网络来校正原有系统。

    标签: 单位 传递函数 负反馈 控制系统

    上传时间: 2017-08-12

    上传用户:yt1993410

  • 采用不对称规则采样法生成三相SPWM波的开环调速控制程序

    采用不对称规则采样法生成三相SPWM波的开环调速控制程序

    标签: SPWM 对称 三相 采样法

    上传时间: 2014-01-14

    上传用户:小眼睛LSL

  • QPSK开环载波同步技术研究 频偏估计算法

    QPSK开环载波同步技术研究 频偏估计算法

    标签: QPSK 开环 载波同步 技术研究

    上传时间: 2017-09-08

    上传用户:15071087253

  • matlab6.5环境下完成的 直流电机开环调速系统

    matlab6.5环境下完成的 直流电机开环调速系统

    标签: matlab 6.5 环境 开环

    上传时间: 2017-09-19

    上传用户:wff

  • 基于LabVIEW FPGA的三相锁相环设计与实现

    基于LabVIEWFPGA的三相锁相环设计与实现摘要:针对传统 FPGA 模式开发的锁相环在实时人机交互方面的不足,设 计 了 基 于 LabVIEW FPGA 技术的三相锁相环;方 案 以 sbRIO-9631模块为硬件平台,利用 LabVIEW 编程控制 FPGA 逻辑,在 FPGA 中分三级流水线实现了基于dq变换的锁相环算法,并通 过 FIFO 实时上传采集信号、锁定相位至 PC机,最后在 PC机上实现对锁相环性能分析、PI参数调控和1 三相锁相环模型 三相锁相环是基于静止坐标变换和旋转坐标变换 (dq变 换)的矢量变换实现的 VCO 反馈控制。基于dq变换的改进型 锁相环模型,在dq变换的基础上提取正序分量进行 VCO 反馈 控制,以抑制电压不 平 衡 的 扰 动[4-5],如 图1所示。三相 信 号 首先经过静止坐标变换到aβ坐标系μa、μβ,然后经过 T/4延时 单元和计算单元计算出三相信号的正序分量变换到aβ坐 标 系 上的μap 、μβp ,此时μap 、μβp 是不带电压畸变干扰的分量,对 其进行旋转坐标变换得到μd、μq。 uq =k*sin(ωt-ω0t) (1)   μq 的表达如式 (1)所 示,k为与输入电压有关的数,w、 w0 分别为输入信号角频率和锁定信号角频率。当μq 由交流变 量变为直流分量时,w=w0,锁 相环完 成 鉴 相,经 过 VCO 控 制最终锁定相位θ。 2 方案设计 系统方案如图2所示,包括三相信号的输入、信号锁相和 实时调控3个部分。其中信号采集和锁相处理在sbRIO-9631 模块 实现,利 用sbRIO-9631高速运行的特点,对 三 相信 号 进行采集、锁相和输出;PI参数和θ作为 FPGA 和 PC机的共 享变量实现数据交互,由PC机设置PI参数、

    标签: labview fpga

    上传时间: 2022-02-18

    上传用户:XuVshu

  • ASR M08-B资料

    ASR M08-B设置软件 V3.2  arduino 2560+ASRM08-B测试程序  arduino UNO+ASRM08-B测试程序语音控制台灯电路图及C51源码(不带校验码) 继电器模块设置。   ASR M08-B是一款语音识别模块。首先对模块添加一些关键字,对着该模块说出关键字,串口会返回三位的数,如果是返回特定的三位数字,还会引起ASR M08-B的相关引脚电平的变化。【测试】①打开“ASR M08-B设置软件 V3.2.exe”。②选择“串口号”、“打开串口”、点选“十六进制显示”。③将USB转串口模块连接到语音识别模块上。接线方法如下:语音模块TXD --> USB模块RXD语音模块RXD --> USB模块TXD语音模块GND --> USB模块GND语音模块3V3 --> USB模块3V3(此端为3.3V电源供电端。)④将模块的开关拨到“A”端,最好再按一次上面的大按钮(按一次即可,为了确保模块工作在正确的模式)。⑤对着模块说“开灯”、“关灯”模块会返回“0B”、“0A”,表示正常(注意:0B对应返回值010,0B对应返回值010,返回是16进制显示的嘛,设置的时候是10进制设置的)。

    标签: ASR M08-B

    上传时间: 2022-07-06

    上传用户:aben

  • 应用于十万门FPGA的全数字锁相环设计

    在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时,减小时钟偏差,本文设计了内置于FPGA芯片中的延迟锁相环,采用一种全数字的电路结构,将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路,和延时补偿调整电路,配合特定的控制逻辑电路,完成时钟延时补偿。在输入时钟频率不变的情况下,只需一次调节过程即可完成输入输出时钟的同步,锁定时间较短,噪声不会积累,抗干扰性好。 在Smic0.18um工艺下,设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz,最大抖动时间为35ps,锁定时间为13个输入时钟周期。另外,完成了时钟相移电路的设计,实现可编程相移,为用户提供与输入时钟同频的相位差为90度,180度,270度的相移时钟;时钟占空比调节电路的设计,实现可编程占空比,可以提供占空比为50/50的时钟信号;时钟分频电路的设计,实现频率分频,提供1.5,2,2.5,3,4,5,8,16分频时钟。

    标签: FPGA 应用于 全数字 锁相环

    上传时间: 2013-07-06

    上传用户:LouieWu

  • ISO 4-20mA中文资料,电流环隔离芯片

    ISO 4-20mA电流环隔离芯片是单片两线制隔离接口芯片,该IC内部包含有电流信号调制解调电路、信号耦合隔离变换电路等。很小的输入等效电阻,使该IC的输入电压达到超宽范围(7.5—32V),以满足用

    标签: ISO 20 mA 电流环

    上传时间: 2013-07-29

    上传用户:kiklkook

  • 移植TI的永磁同步电机(PMSM)速度闭环调速程序

    ·年前移植了一下TI的永磁同步电机程序,编码器速度闭环。程序的改动都作了标注, 贡献出来供大家参考。说明: 省线式编码器,电机先开环,等到Z信号后再速度闭环。 (电机编码器有点问题,才这样)注意: 这只是一个试验程序,  不具备商用功能。

    标签: PMSM 移植 永磁同步电机 速度

    上传时间: 2013-07-31

    上传用户:thinode