随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation
上传时间： 2013-11-05
上传用户：tzrdcaabb
电路板级的电磁兼容设计:本应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计。本文从以下几个部分进行论述：第一部分：电磁兼容性的概述第二部分：元件选择和电路设计技术第三部分：印制电路板的布线技术附录A：电磁兼容性的术语附录B：抗干扰的测量标准第一部分 — 电磁干扰和兼容性的概述电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰，电路设计者不得不移走干扰源，或设法保护电路不受干扰。其目的都是为了使电路按照预期的目标来工作——即达到电磁兼容性。通常，仅仅实现板级的电磁兼容性这还不够。虽然电路是在板级工作的，但是它会对系统的其它部分辐射出噪声，从而产生系统级的问题。另外，系统级或是设备级的电磁兼容性必须要满足某种辐射标准，这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准；为了适应这个要求，设计者必须从板级设计开始就考虑抑制电子干扰。
上传时间： 2013-11-19
上传用户：lingfei
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
第12章（/12/） BasicUSB.SchDoc 电路原理图 FX2Test/FX2Test.Uv2 Keil C51工程 FX2Test/EZUSB.LIB EZ-USB库文件 FX2Test/dscr.a51 USB描述符 FX2Test/USBJmpTb.OBJ USB中断跳转表 FX2Test/syncdly.h 同步延时 FX2Test/lpregs.h 寄存器声明 FX2Test/lp.h EZ-USB头文件 FX2Test/fw.c C51主程序 FX2Test/periph.c 初始化及任务调度 FX2Test/FX2Test.hex 单片机Hex文件 FX2Test/STARTUP.A51 启动代码 程序描述：使用Cypress提供的EZ-USB开发工具包进行基本的固件程序设计。 安装：把源码拷贝到硬盘特定目录下，使用Keil C编译器运行即可。 注意：这里需要添加完整的头文件及库文件才可以编译。
上传时间： 2016-01-17
上传用户：cooran
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
IEC60870-5-101为两个具有永久连接电路的主站与子站间传输基本远动信息提供了一套通信协议集。 在某些应用中，可能需要在通过数据网络连接的远动站之间传输相同类型的应用报文，这个数据网络上含有中继站，可以存储与转发报文，并在远动站之间提供虚电路。这种网络的传输延时取决于网络负载。 一般而言，不确定的延时意味着在远动站之间没办法采用定义在IEC60870-5-101中的数据链路层。但是，在某些情况下，还是可以使具有IEC60870-5-101全部3层的远动站，以适应采用包装配与拆卸类型站的数据网络，实现平衡通信的访问。 对于其他所有情况，本标准不采用IEC60870-5-101的链路功能，但通过一套合适的传输文件集，可用来提供平衡式存取
上传时间： 2014-01-05
上传用户：Thuan
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2014-11-10
上传用户：wpwpwlxwlx
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2013-12-12
上传用户：亚亚娟娟123
给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
C实现模拟与或非门的逻辑电路，可以多元件输入，支持元件延时，可以绘制输出波形
上传时间： 2017-05-12
上传用户：qwe1234
