用fpga+usb显现的4通道800K的数据采集方案。
上传时间： 2013-08-10
上传用户：moshushi0009
基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集原码 开发软件 Quartus II
标签： ATEREAL Quartus 1270T 1270
上传时间： 2013-08-11
上传用户：ljj722
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。\\r\\n按研究内容设计了软硬件。软件采用多周期同步法
上传时间： 2013-08-11
上传用户：csgcd001
LPC2378 + CPLD7256数据读取，很好的资料，千万不要错过
上传时间： 2013-08-11
上传用户：cicizoe
FPGA自FX2 slavefifo中读取数据，写入至SRAM
上传时间： 2013-08-12
上传用户：huang111
CPLD在断路器在线监测数据采集系统中的应用研究
上传时间： 2013-08-13
上传用户：wuyuying
]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I／\r\nO(输入／输出)接口的扩展。该设计与用8255做并行I／O接口相比，与单片机软件完全兼容，\r\n同时拥有速度快，功耗低，价格便宜，使用灵活等特点
上传时间： 2013-08-14
上传用户：xa_lgy
ARM处理器和FPGA在数据传输中的应用与研究
上传时间： 2013-08-15
上传用户：我干你啊
一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
上传时间： 2013-08-16
上传用户：467368609
CRC校验码并行计算的FPGA实现,PDF打开
上传时间： 2013-08-18
上传用户：vmznxbc
