是一個用verilog寫成的加法器電路,可把七個元件加起來
是一個用verilog寫成的加法器電路,可把七個元件加起來...
是一個用verilog寫成的加法器電路,可把七個元件加起來...
地震波正演的高精度有限差分偏移技术的论文,写得不错哦...
对二维的反应扩散方程使作欧拉差分的并行计算...
2D有限差分法程序,未加边界条件,适合一般情况下的波动方程模拟...
使用硬體描述語言HDL 設計硬體電路,台湾人写的PPT讲义,非常不错。VHDL硬件设计入门学习。VHDL基本語法架構,VHDL的零件庫(Library)及包裝(Package)等内容。...
包括相邻帧差分结果的高斯性和独立性检验实验结果演示程序。...
利用时域有限差分法(FDTD法)对二维时谐电磁场进行模拟...
基于时域有限差分的遗传算法主程序,调用FDTD和光子晶体波导边界模型。...
5 bits 的加法器與減法器合併電路之原始程式製作...
RS-485串行总线接口标准以差分平衡方式传输信号,具有很强的抗共模干扰的能力,允许一对双绞线上一个发送器驱动多个负载设备。工业现场控制系统中一般都采用该总线标准进行数据传输,而且一般采用RS-485...