远程监控系统是许多重要场所诸如电力、邮电、银行、交通、商场等需要信息广泛交流企业的生产与管理的必备系统。传统远程监控系统的实现方式一般都需要自己建设并维护有线或无线网络，维护费用高，通信距离有限。随着通信技术的发展，原有的远程监控系统已经日益不能满足多方面的要求，我们需要实时性更高，通信距离更远，成本更低的通信方式，本文就此提出了一种基于GPRS的远程数据监控系统。 本文的创新点是采用了GPRS技术中的TCP传输方式来传输监控系统采集的图像数据，相比传统有线网络，在维护成本，通信距离上有了很大的提高，相比传统无线网络在实时性，传输速率，可靠性上有了明显的改善。 本论文分几个部分详细介绍了课题的研究内容。第一部分主要介绍了课题背景和监控系统的发展历史及各类监控系统的比较。第二部分描述了本监控系统中远程终端硬件系统搭建工作，包括各部分器件的选取以及在S3C4480为核心的开发板上扩展出LM9617接口。第三部分描述了以uC/OS操作系统为核心的远程终端软件设计流程，包括uC/OS操作系统和FAT16文件系统的移植，LCD显示驱动， Nand-flash底层驱动的编写等工作。第四部分详细说明了本系统图像采集的具体软件实现，包括根据实际情况配置CMOS图像传感器LM9617的寄存器以及从LM9617中读取图像数据然后将数据写入Nand-flash存储器的具体过程。第五部分详细说明了本系统图像数据传输的具体软件实现，采用的是GPRS企业公网组网方式，包括远程终端程序设计和监控中心服务器搭建两部分工作。远程终端程序设计包括初始化串口通信，将Nand-flash中的图像数据读出并通过GPRS模块GM862发送到监控中心服务器上；监控中心服务器程序设计包括启动建立并启动Socket监听，以及收到连接请求后GPRS通信链路的建立。最后分别用TCP和UDP两种传输方式对监控系统进行了测试，证明了GPRS的TCP传输方式确实更适合于监控系统。
上传时间： 2013-07-19
上传用户：liuwei6419
该项目完成的是DVB-T发射机系统中OFDM调制部分的FPGA设计.DVB-T是ETSI(欧洲电信标准委员会)提出的数字地面电视广播系统标准,在业界影响很广.整个DVB-T发射机系统包括RS编码,内交织,卷积编码,外交织,星座映射,IFFT变换等主要部分.该项目组负责以FPGA为主体的硬件平台的搭建及编码,调制部分的FPGA软件设计,作者完成了2k模式下IFFT变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2
上传时间： 2013-05-17
上传用户：gundamwzc
音频管理组件(Audio Management Unit，AMU)是先进客舱娱乐与服务系统(Advanced Cabin Entertainment Service System，ACESS)的组成部分，应用于飞机上音频资源的管理与控制。飞机运营对航空机载电子系统准确性、复杂性和安全性的高要求，使得其维修维护工作极大地依赖于自动测试设备(Automatic Testing Equipment，ATE)。本课题来源于实际工程项目， FPGA技术具备多种优点，将其与民航测试设备结合研制一个用于检测AMU故障的自动测试系统，该系统将对AMU自动完成部件维修手册(Comvonent Maintenance Manual，CMM)所规定的全部功能、性能方面的综合测试。 本文首先概述音频管理组件、自动测试系统及其在民航领域的应用，并阐述了课题的背景、研究目标和相关技术要求；文章对可编程逻辑器件CPLD/FPGA的结构原理、硬件描述语言VHDL的特点以及MAXL+plusⅡ软件的设计流程进行了说明，重点阐述了基于FPGA的DDS信号发生器以及数据采集卡的设计实现、并着重阐述了ARINC429总线的传输规范，和基于FPGA的ARINC429总线接口的设计与实现。在ARINC429接口设计中采用自顶向下，多层次系统设计的方法，用VHDL语言进行描述。在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。测试结果表明基于FPGA的设计实现ARINC429总线数据通信的要求，使用方便，可靠性好，能够克服HS-3282芯片中的数据格式固定，使用不够灵活方便，价格昂贵的缺点。
上传时间： 2013-08-06
上传用户：gzming
发电机互感器是电力系统行业进行电能计量和继电保护的重要设备之一，其伏安特性与发电机安全、可靠、经济的运行密切相关。针对目前传统基于8位单片机所开发的伏安特性测试系统的不足，利用流行的嵌入式处理技术，选取性价比高的ARM内核处理器LPC2214和性能稳定的实时操作系统μC/OS-Ⅱ作为开发平台，设计并实现了发电机伏安特性测试系统。 该系统主要包括在线测试、设置参数、查询数据、串口通讯等功能。本文完成了上述功能的软件设计和开发，尤其是在线测试功能中对于伏案特性曲线显示方案的设计，本文在深入研究显示模块的工作原理的基础上，结合系统的显示要求，改进了伏案特性显示方法，从而使得本系统不仅能够实时显示伏安特性曲线，并且能够动态显示测量曲线，为系统的进一步开发奠定了基础。此外，基于系统与上位机之间的串口通讯功能，利用LabWindow/CVI7.0开发平台实现了系统虚拟环境，以满足用户对测量数据进一步分析的需求。 经过长时间的现场测试证明，该系统不仅减少了传统测试中所用的仪器数量，特别在简化发电机互感器的测试流程，增加现场操作的自动化程度，提高互感器测试的精度等方面表现突出，从而为提升发电机继电保护装置的正确动作率创造了有利条件。
上传时间： 2013-06-26
上传用户：郭静0516
嵌入式系统是以应用为中心，以计算机为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。嵌入式系统一般由嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户的应用程序4部分组成，用于实现对其它设备的控制、监视或管理等功能。其广泛应用于控制领域、消费电子产品等行业，已成为现代电子领域的重要研究方向之一。而随着电子技术，多媒体技术及网络技术快速发展，视频监控系统也正在向嵌入式，数字化，网络化方向发展。嵌入式视频监控系统充分利用大规模集成电路和网络的科技成果，实现体积小巧，性能稳定，通讯便利的监控产品。本项的目的正是建立一个完整的基于 ARM9 核心处理器和嵌入式 Linux 操作系统的嵌入式视频监控系统。 本项目是在 ARM 微处理器平台上，移植嵌入式Linux操作系统，并完成视频采集、压缩、传输任务。系统采用 ARM 微处理器 AT91RM9200作为主处理器，以视频采集芯片 ADV7181 作为视频采集设备，用 H.263视频压缩协议对视频数据进行压缩，最后通过中兴通信公司 MG815+CDMA通信模块传输到服务器上。 本论文主要分成五个章节： 第一章:首先介绍ARM和嵌入式Linux操作系统的特点和当前的发展概况，然后说明了本文的课题背景及意义； 第二章:描述了硬件开发平台。本系统采用了 ALTMEL 的AT91RM9200为核心的开发平台，并扩展了以视频采集模块和CDMA无线传输模块； 第三章:描述了本系统的软件开发平台，包括嵌入式Linux开发流程以及移植到具体硬件平台需要完成的工作，如 U-Boot 的移植、Linux内核的编译与裁剪、文件系统的制作等； 第四章:首先论述了本系统中的难点 FIFO 设备的驱动编写，随后在对H.263视频压缩编码叙述的基础上针对块匹配运动估计给出了一种改进的菱形搜索算法代替原有的三步搜索法，并且通过实验结果证明，经算法改进优化的新菱形算法优于原先的三步搜索法； 第五章:得出了实验结果，完成了视频数据的无线网络传输。
上传时间： 2013-04-24
上传用户：martinyyyl
随着现代计算机技术和互联网技术的飞速发展，嵌入式系统成为了当前信息行业最热门的焦点之一。而ARM以其高性能低功耗的特点成为目前应用最广泛的32位嵌入式处理器。在嵌入式操作系统方面，Linux凭借其性能优异、结构清晰、平台支持广泛、网络支持强劲及开放源代码等多方面的优势，被嵌入式系统开发者广泛地采用。Linux 2.6包含许多新的特性，为其在嵌入式领域的应用提供了强有力的支持，新的内核越来越多地应用于嵌入式Linux系统中。 本文的工作基于艾科公司研发的硬件平台Ark1600开展。该平台上集成了多个功能模块，例如LCD、12S、GPIO、12C等，同时支持XD、CF、MMC、SD等多种硬件存储设备，在设备通信方面提供了USB、串行通信等传输方式。本文的主要工作是研究Linux在ARM芯片上的移植，并在此基础上阐述Linux设备驱动的开发。 首先构建了交叉编译环境，然后在分析Ark1600硬件体系结构的基础上详细阐述了BootLoader程序设计与实现、Linux2.6内核移植、Ramdisk文件系统移植的全过程，为后续项目的实施搭建了一个良好的开发平台。论文最后阐述了Linux 2.6内核中开发块设备驱动程序的实现方法，并以XD块设备驱动程序为例，详细阐述了Linux驱动程序的开发流程。 主要工作量在于BootLoader程序的设计与实现、Linux系统移植和XD块设备驱动程序的开发。因为项目平台独特的硬件环境，一些程序代码要严格依赖硬件设备设计。在Linux移植中的主要工作包括串口控制台的驱动、设置系统的存储布局、初始化系统定时器、初始化系统中断、在Linux系统中建立标识本硬件平台的结构体变量、配置并编译Linux内核等。
上传时间： 2013-05-18
上传用户：wzr0701
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-07-20
上传用户：nanfeicui
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
随着设计规模的不断增加，芯片的平均设计门数已经超越百万级，验证已经成为设计流程中的主要瓶颈。目前，基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想，以一款光同步传输网(SDH)芯片的验证为例，展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析，从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析，并提出了一些新的理念和创新。此后又结合实践，详尽叙述了验证中的一些重要环节，并总结出了一套比较完善的FPGA验证流程，可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践，不仅是对FPGA验证理论的证实，而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本，缩短面市时间的目的。
上传时间： 2013-05-17
上传用户：宋桃子
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
