用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
标签： VERILOG HDL 频率 分频器
上传时间： 2014-01-07
上传用户：alan-ee
0到255任意整数半整数分频Verilog HDL.rar
标签： Verilog 255 HDL
上传时间： 2014-12-20
上传用户：ztj182002
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件
标签： vhdl 数控 分频 工程
上传时间： 2016-10-04
上传用户：lepoke
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
标签： 数控 分频器 数据 输入端
上传时间： 2016-10-13
上传用户：wangzhen1990
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
标签： VHDL 1pps 语言 晶振
上传时间： 2016-10-15
上传用户：lo25643
偶数分频，包括验证程序，verilog实现，可综合
标签： 分频
上传时间： 2014-01-03
上传用户：diets
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。
标签： 片机 基准 分频 晶振
上传时间： 2014-01-20
上传用户：13517191407
verilog写的分频程序,可以对输入的频率分频
标签： verilog 分频 程序 输入
上传时间： 2016-11-01
上传用户：wfeel
任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。
标签： VERILOG 分频 代码
上传时间： 2016-11-05
上传用户：stampede
VHDL产生时钟50分频程序，供初学者参考
标签： VHDL 时钟 分频 程序
上传时间： 2016-11-09
上传用户：watch100
