用VERILOG HDL实现的任意 频率分频器源代码
用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...
用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...
0到255任意整数半整数分频Verilog HDL.rar...
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件...
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。...
应用VHDL语言将高稳晶振分频得到1pps,使用GPS的1pps信号作为触发...