Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...
简单的VERILOG五分频电路描述,可综合。已经过检验...
词 法 分 析 器 Delphi7.0 很好的 东西 啊...
一个在spantan3上实现的24路分频VHDL程序,实现方法简单,并且在硬件电路上跑过,可以直接使用。可以进一步修改成PWM程序。...
一种基于自适应分频的频率测量方法及其实现...
本文件是实现任意整数分频的VHDL代码,愿与大家分享!...
一个简单的中文分词器,java语言描述,并附带...
VHDL源代码实现任意个分频,值得推荐学习...
CPLD的程序,分频,微分等,应用于DPLL...