一种基于TMS320F2812的软件锁相环实现方法_刘翔
DSP 实现软件锁相环...
DSP 实现软件锁相环...
软件锁相环设计相关资料料...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF...
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench...
锁相环程序,用MATLAB 编写,用来防真琐相环的工作过程。有学习价值...