射极跟随器

射极跟随器也就是共集电极放大电路，是一种广泛应用的电路。其主要作用是将交流电流放大，以提高整个放大电路的带负载能力。实际电路中，一般用作输出级或隔离级。[1]

基于FPGA的Turbo码编译码器实现

基于FPGA的Turbo码编译码器实现基于FPGA的Turbo码编译码器实现

标签： Turbo FPGA 编译码器

上传时间： 2013-06-13

上传用户：ippler8
基于VHDL语言的卷积码编解码器的设计

本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。

标签： VHDL 语言卷积码编解码器

上传时间： 2013-06-16

上传用户：zfh920401
小功率光伏逆变器的设计

文章首先分析比较了光伏并网逆变器的各种主电路结构优缺点，提出适合小功率光伏系统的两级式并网结构，并对前级DC-DC电路和后级DC-AC分别进行了电路结构的选择。

标签： 小功率光伏逆变器

上传时间： 2013-06-14

上传用户：jjj0202
射频识别卡读写模块的设计与应用

一篇硕士学位论文，使用的单片机是MC68HC908GP32，射频读写芯片是MFRC500。

标签： 射频识别卡读写模块

上传时间： 2013-06-18

上传用户：chuckbassboy
基于单片机智能节水灌溉系统的设计

本文介绍了一种非接触式IC卡节水控制器的设计方案，首先给出了基于AT89C51单片机的水控器的总体设计方案，接着对基于MFRC500芯片的射频读写模块进行了较详细的设计，然后给出了系统的软件设计流程，最后对读写器与IC卡通讯的流程进行了说明。

标签： 单片机节水灌溉

上传时间： 2013-04-24

上传用户：Ten_Gallon_Head
LT8900 2.4G RF 射频

LT8900是LDT公司生产的一款低成本，高集成度的2.4GHZ的无线收发芯片，片上集成发射机，接收机，频率综合器，GFSK调制解调器。发射机支持功率可调，接收机采用数字扩展通信机制，在复杂环境和强干扰条件下，可以达到优良的收发性能。外围电路简单，只需搭配MCU以及少数外围被动器件。LT8900传输GFSK信号，发射功率约为2dBm，最大可以到6dBm。接收机采用低中频结构，接收灵敏度可以达到-87dBm。数字信道能量检测可以随时监控信道质量。片上的发射接收FIFO寄存器可以和MCU进行通信，存储数据，然后以1Mbps数据率在空中传输。它内置了CRC，FEC，auto-ack和重传机制，可以大大简化系统设计并优化性能。数字基带支持4线SPI和2线I2C接口，此外还有Reset，Pkt_flag, Fifo_flag三个数字接口。为了提高电池使用寿命，芯片在各个环节都降低功耗，芯片最低工作电压可以到1.9V，在保持寄存器值条件下，最低电流为1uA。芯片有QFN24 4*4mm和SSOP16封装，都符合RoHS标准。

标签： 8900 2.4 LT RF

上传时间： 2013-04-24

上传用户：kirivir
源码公开的MCS-51单片机宏汇编器

周立功的一份文档，介绍源码公开的MCS-51单片机宏汇编器，本是一应届生的习作，是学习编译原理和C程序设计的“靶子”，虽然该软件未完全达到满意效果，不过与Keil公司的A51配合起来使用还是不错的。

标签： MCS 51 源码单片机

上传时间： 2013-05-19

上传用户：axxsa
基于FPGA技术的HDLC帧收发器

基于FPGA技术的HDLC帧收发器的设计与实现

标签： FPGA HDLC 帧收发器

上传时间： 2013-05-24

上传用户：lindor
USBISP下载器驱动

USBISP下载器驱动USBISP下载器驱动及说明(USBISP配置用户用)\RZ-USBISP使用说明

标签： USBISP 下载器驱动

上传时间： 2013-07-03

上传用户：coeus
可重构24bit音频过采样DAC的FPGA

基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点，例如极低的失配噪声和更高的可靠性，便于实现嵌入式集成等，最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量，音频转换，汽车电子等领域有着广泛的应用价值。本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器，在24比特的输入信号下，达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理，接受并转换采样率为32/44.1/48/88.2/96/192kHz，字长为16/18/20/24比特的PCM数据，具备良好的兼容性和通用性。由于非线性和不稳定性的存在，高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法，阐述了稳定的高阶高精度调制器的设计流程；并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明，与其他常见的∑-△调制器实现结构相比，本方案具有结构简单、运算单元少等优点；此外在同样信号采样率下，调制器所需的时钟频率大大降低。文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成，可以达到最高128倍的过采样比，同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码，使结构得到了充分的简化。本文提出的过采样DAC方案具有可重配置结构，让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置，能够获得32/64/128倍的不同过采样比，从而实现对于32～192kHz多种采样率输入的处理。在不同输入字长情况下，通过调制器的重构，则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式，满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。目前，该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明，对于从32kHz到192kHz的不同输入信号，该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

标签： FPGA bit DAC 24

上传时间： 2013-07-08

上传用户：从此走出阴霾