在VTS(Vessel Tramc Services船舶交管系统)系统中，雷达信号的处理器的能力己成为制约雷达目标录取、跟踪处理能力和可靠性以及整个VTS系统工作的主要因素。随着区域性VTS的建立，要求将雷达信号以最高的质量和最低的代价远距离传输，而达到这一要求的关键技术环节一雷达信息的压缩处理也将受到雷达信号预处理系统的影响。 因此，研究更有效的VTS雷达信号预处理系统是一项很有价值和实际意义的工作。本文是在前人研究成果的基础上，面向实际应用的需求，主要研究VTS雷达信号预处理算法的设计方法和实现手段，设计完成了一个数字化的雷达原始信号实时采集与处理系统。 本设计主要包括雷达信号的采集、杂波抑制处理以及与DSP芯片的信号传输。在硬件结构上，本设计采用FPGA完成信号的采集、CFAR处理和雷达信号检测器的设计，将大量的以前需要由DSP芯片来完成的算法移植到FPGA中实现，大大减轻了DSP芯片的工作压力，也减小了系统的体积。 在算法研究中，设计中重点讨论了杂波的抑制方法和目标的检测方法。本文在研究了大量现有的雷达信号杂波抑制及信号检测的算法的基础上，比较了各种算法的优劣，最终选择了一种适合本次设计要求的CFAR算法和双极点滤波雷达信号检测器在FPGA中实现。 论文中对设计中所采用的方法给出了理论分析、试验仿真结果和试验实际调试结果。通过本文所述的设计和实验，本文设计的雷达信号预处理系统对雷达视频信号的采集与传输都有很好的效果，所选用的杂波处理算法对雷达杂波、雨雪杂波和陆地回波都具有较好的抑制作用，能有效地处理雷达杂波中的尖峰成分，使信噪比得到较大改善。
上传时间： 2013-04-24
上传用户：pei5
随着全控型变流技术的不断发展和应用领域的不断拓宽，具有高功率因数的PWM整流器在工业领域中逐渐得到普遍重视。在目前的PWM调制方法中，自然采样SPWM具有控制灵活、输出脉冲波形好、谐波含量低等优点，是一种性能优良的调制方法。传统的基于DSP的SPWM实现方法受DSP本身串行程序流工作模式的限制，是很难实时完成自然采样SPWM的计算的，这在一些特殊的应用领域限制了PWM整流器性能的提高。为此，论文提出了一种基于FPGA的自然采样SPWM实现方法，并在三相电流型整流器样机上进行了实验验证。由于FPGA具有丰富的可编程逻辑资源和I/O口，并且可以采用并行工作方式，因此控制系统具有更快的处理速度、更小的控制延时和更好的实时性，有利于PWM整流器性能的提高。仿真和实验研究都表明本文的设计是正确有效的。
上传时间： 2013-06-16
上传用户：黑漆漆
软件无线电已成为无线通信非常关键的技术之一。其基本思想是将宽带A/D、D/A尽可能靠近天线，在一个开放式、模块化的通用硬件平台上用尽可能多的软件来实现无线电台的各种功能。 本文所讨论的多相滤波器组信道化接收机(PPCR)及信道非均匀划分，即是应用了软件无线电理念的一种新技术。该技术针对传统无线电接收机存在的结构不灵活、系统升级困难、同时处理多信号能力弱及系统规模过大等问题，应用现代多速率信号处理理论对之进行了改进。改进后的软件无线电PPCR．具有全概率接收能力，能对信号进行下变频并降低其采样率处理，实现后资源耗费较低，而且依托现场可编程门阵列(FPGA)建立的平台是开放式的，在需要时可在不改变硬件系统的情况下通过软件更改系统的功能，极大地提高了系统的灵活性。诸多的优点使其具有十分广泛的应用前景，也成为当前研究热点之一。 本文首先介绍了课题的应用背景，并深入讨论了软件无线电的基本理论：信号采样理论及多速率信号处理理论，介绍了应用PPCR的采样处理过程，给出了推导PPCR的数学模型，并在此基础上分析阐述了信道非均匀划分的原理。 在本文的系统仿真及实现部分，首先介绍了应用现代DSP开发工具DSPBuilder进行开发的设计流程，然后对应用DSP Builder来设计PPCR中的主要模块一多相滤波器组及快速傅立叶变换模块做了详细阐述，最后对系统仿真及实现过程的实验结果图进行了分析。 本文主要是在实验室阶段对算法在硬件实现上进行研究。成果可以作为后续应用研究的基础，对各种应用软件无线电理念的通信系统都具有一定的参考价值。
上传时间： 2013-06-17
上传用户：xfbs821
在船舶交管系统中，雷达信息处理是最重要的组成部分。视频回波处理中的杂波处理要求实时性很高，大约要在一个距离单元的时间(0.05-0.1us)内完成。杂波处理如恒虚警处理本身比较复杂，这类处理过程又要求快速，图像显示系统要求及时的把接收到的雷达方位数据从极坐标转换成直角坐标。在软件上实现这些算法虽然精度可以达到，但是实时性问题不能满足。因此这类问题多采用高速专用数字设备来实现。FPGA在数字信号处理领域有非常广阔的应用前景，以其优良的性能在数字信号处理中发挥了重大的作用。CORDIC算法可以在硬件上以很高的精度实现一些函数和运算。针对以上几点，本文提出了利用CORDIC算法，基于FPGA来实现雷达信号处理和图像显示的算法研究，用硬件来实现正弦、余弦、正切、乘法、除法、指数和对数等基本函数和运算，把他们设计成为可重用的IP core，这样可以满足实时性和精度的问题。从而在将来的算法研究中方便的调用，这样在算法研究中可以节约大量的时间，在一定程度上降低研究的难度。 围绕雷达信号处理和图像显示，本次课题设计主要做了如下工作： 1．对CORDIC算法进行分析和研究，以及它在雷达信号处理和图像显示中的影响。 2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。 4．对雷达信号处理和图像显示的相关算法进行分析和研究。 5．从实例分析IP core的特点，对算法研究的影响和IP core在雷达信号处理和图像显示中的应用。 最终在实践环节，成功利用CORDIC算法，在FPGA上实现可重用的IP core，这些IP core能够以很高的精度实现一些基本函数和运算，在雷达信号处理与图像显示中起到很大的作用。
上传时间： 2013-07-16
上传用户：steele
软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能； 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. part1_32目录是4m32SDRAM的仿真工程； 2.2. part1_16目录是4m16SDRAM的仿真工程； \model文件夹里面是仿真模型； \rtl文件夹里面是源文件； \sim文件夹里面是仿真工程； \test_bench文件夹里面是测试文件； \wave文件夹里面是仿真波形。 3.1. 工程在\project文件夹里面; 3.2. 源文件和管脚分配在\rtl文件夹里面; 3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
上传时间： 2013-04-24
上传用户：ZJX5201314
近年来，人们对无线数据和多媒体业务的需求迅猛增加，促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing，OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响，因此如何有效地消除频偏和时偏，实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨论了非同步对 OFDM 系统的影响，分析了当前用于 OFDM 系统中基于数据符号的同步算法，并简单介绍非基于数据符号同步技术。基于数据符号的同步技术通过加入训练符号或导频等附加信息，并利用导频或训练符号的相关性实现时频同步。此算法由于加入了附加信息，降低了带宽利用率，但同步精度相对较高，同步捕获时间较短。 随着电子芯片技术的快速发展，电子设计自动化 (Electronic DesignAutomation，EDA) 技术和可编程逻辑芯片 (FPGA/CPLD) 的应用越来越受到大家的重视，为此文中对 EDA 技术和 Altera 公司制造的 FPGA 芯片的原理和结构特点进行了阐述，还介绍了在相关软件平台进行开发的系统流程。 论文在对基于数据符号三种算法进行较详细的分析和研究的基础上，尤其改进了基于导频符号的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平台上实现了 OFDM 同步的硬件设计，然后进行了软件仿真。其中对基于导频符号同步的改进算法硬件设计过程了进行了详细阐述。不仅如此，对于基于 PN 序列帧的同步算法和基于循环前缀 (Cycle Prefix，CP) 的极大似然 (Maximam Likelihood,ML)估计同步算法也有具体的仿真实现。 最后，文章还对它们进行了比较，基于导频符号同步设计的同步精度比较高，但是耗费芯片的资源多，另一个缺点是没有频偏估计，因此运用受到一定限制。基于 PN 序列帧的同步设计使用了最少的芯片资源，但要提取 PN 序列中的信号数据有一定困难。基于循环前缀的同步设计占用了芯片 I/O 脚稍显多。这几种同步算法各有优缺点，但可以根据不同的信道环境选用它们。
上传时间： 2013-04-24
上传用户：断点PPpp
多相滤波器主要应用于脉冲多普勒雷达、通信宽带数字接收机、雷达自适应波束形成等信号处理领域。在多普勒雷达信号处理中国内外关于FIR滤波器设计研究的报道较多，而对于IIR滤波器的设计研究相对较少，原因是IIR多相滤波器的设计复杂性，使得IIR滤波器在多普勒雷达数字信号处理中难以发挥重要作用。本文以脉冲多普勒雷达信号处理为背景，主要研究数字多相滤波器的特点和设计方法；进而研究数字多相滤波器的数字仿真方法与FPGA实现技术。对于自主研究、设计和实现雷达信号处理的各种结构的滤波器具有重要的意义。 本文讨论了FIR数字滤波器和IIR数字滤波器的特点和区别。对IIR滤波器的多相结构进行了理论分析，重点研究了IIR多相滤波器的设计原理。根据此原理进行IIR滤波器的多相设计并扩展到多通道和多级结构。在此基础上，根据本文研究的多普勒雷达回波信号需要四通道处理的要求搭建软件仿真模型，对所设计的2级4通道IIR多相滤波器组进行了仿真实验，给出仿真结果，并进行了讨论。 在完成2级4通道IIR多相滤波器组的软件仿真后，利用FPGA设计平台，对该IIR多相滤波器组进行了设计仿真和综合实现。在实现过程中进行了功能仿真和时序仿真两级仿真验证，结果表明在模拟硬件环境中所设计的2级4通道IIR多相滤波器组能够较好地实现多普勒雷达回波信号多通道的划分和滤波功能要求，验证了设计思路和方法的正确性和可行性。
上传时间： 2013-04-24
上传用户：gongxinshiwo@163.com
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题，如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障，会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此，利用FPGA开发技术，实现智能控制器算法的芯片化，使之能够广泛的用于各种场合，具有很大的应用意义。 首先分析FPGA的内部结构特点，总结FPGA设计技术及开发流程，指出实现结构优化设计，降低设计难度，是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成，主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上，提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中，采用将补码的加法器代替减法器设计，增加整数运算结果的位扩展处理，进行不同数据类型的整数归一化等不同角度的处理方法融合为一体，可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线，最后生成FPGA的编程文件。根据控制系统的要求，论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象，以EP1C3T144 FPGA为核心，构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0～400℃的条件下，实验结果表明，达到无超调的稳定控制要求，为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间： 2013-05-24
上传用户：gyq
数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法，在分析各种ⅡR实现结构的基础上，利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究了ⅡR数字滤波器的FPGA设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高ⅡR数字滤波器处理速度的方法，同时又从ⅡR数字滤波器的结构特性出发，提出利用ⅡR数字滤波器的分解技术来改善ⅡR滤波器的设计。在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表明设计方法正确有效。
上传时间： 2013-04-24
上传用户：lmq0059
本文以VB 为主体开发语言，实现了参数化设计凸轮和凸轮轮廓设计过程的动画仿真，既提高了凸轮设计效率，又益于计算机辅助教学。
上传时间： 2013-06-13
上传用户：www240697738
