虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

定点乘法器

  • 地面数字电视广播系统中SRRC滤波器及FFT处理器的设计与FPGA实现.rar

    随着人们对数字电视和数字视频信息的需求越来越大,数字电视广播在中国迅速的发展起来。近几年,数字电视传输系统技术逐渐成熟,数字电视地面广播(DTTB)传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的,具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真,具有巨大的实用价值和广阔的市场前景。 @@ 本文首先研究了地面数字电视广播标准中平方根升余弦(SRRC)滤波器(滚降系数为0.05)的结构设计,介绍了一种适合在FPGA中实现的高阶高速FIR滤波器的并行流水线结构。在本设计中,以CSD数优化滤波器系数,并运用简化加法器图(Reduced Adder Graph,RAG)算法进行改进,最后采用并行处理的转置型流水线结构实现。 @@ 接着研究数字电视地面传输标准采用的传输技术-OFDM的基本概念和技术特点,并研究了清华大学提出的DMB-T方案中TDS-OFDM信号帧的组成结构以及相关原理。 @@ 最后,本文针对OFDM调制所需要的3780点FFT处理器进行研究。为了保证OFDM信号的采样率和时域导频的采样率相同,以达到较好的同步性能,采用了3780个正交子载波的设计方案。在实现过程中,分析比较了多种算法的计算复杂性,设计出在硬件实现复杂度上进行优化的3780点FFT处理器的数据流流水线算法。之后,通过定点仿真比较各模块输出的动态范围和概率分布,设计出定点字长的优化方案,并分析计算了这一处理器的输出信噪比与内部各模块字长的关系,进一步降低了硬件实现复杂性。 @@关键字:数字电视地面广播传输(DTTB);平方根升余弦滤波器(SRRC);正交频分复用调制(OFDM);快速傅立叶变换(FFT); 3780

    标签: SRRC FPGA FFT

    上传时间: 2013-04-24

    上传用户:mdrd3080

  • RSA密码算法的模幂模乘的快速实现

    基于FPGA的RSA密码算法的模幂模乘的快速实现

    标签: RSA 密码算法 快速实现

    上传时间: 2013-04-24

    上传用户:xuanjie

  • 32位单精度浮点加法器

    32位单精度浮点加法器。进行用加法运算,仿真输出

    标签: 精度 浮点 加法器

    上传时间: 2013-04-24

    上传用户:x4587

  • 研究实现MUSIC算法的DSP+FPGA、浮点运算与定点运算混合的硬件设计方案。

    研究实现MUSIC算法的DSP+FPGA、浮点运算与定点运算混合的硬件设计方案。\\r\\n

    标签: MUSIC FPGA DSP 算法

    上传时间: 2013-08-08

    上传用户:wsq921779565

  • Altera的FPGA设计的硬件除法器

    Altera的FPGA,设计的硬件除法器

    标签: Altera FPGA 硬件 除法器

    上传时间: 2013-08-09

    上传用户:坏天使kk

  • 16位定点FFT-DSP的FPGA实现(相关代码和使用说明)

    16位定点FFT-DSP的FPGA实现(相关代码和使用说明)

    标签: FFT-DSP FPGA 定点 代码

    上传时间: 2013-08-11

    上传用户:a471778

  • 16位定点FFT-DSP的FPGA实现

    16位定点FFT-DSP的FPGA实现,相关代码和实用说明

    标签: FFT-DSP FPGA 定点

    上传时间: 2013-08-21

    上传用户:ljt101007

  • 用vhdl实现的除法器

    用vhdl实现的除法器

    标签: vhdl 除法器

    上传时间: 2013-08-28

    上传用户:wd450412225

  • 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述

    数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n

    标签: VHDL 寄存器 数控振荡器 加法器

    上传时间: 2013-09-04

    上传用户:a471778

  • FPU加法器的设计与实现

    浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有效地降低了功耗,提高了速度,改善了性能。

    标签: FPU 加法器

    上传时间: 2014-01-19

    上传用户:xauthu