书中大量的实例不仅适合于学习，而且每一个子例程都可以作为一个独立的子模块，在开发具体应用软件时直接调用。
标签：
上传时间： 2016-08-13
上传用户：
（1） 信息维护： 要求：学生信息数据要以文件的形式保存，能实现学生信息数据的维护。此模块包括子模块有：增加学生信息、删除学生信息、修改学生信息 （2） 信息查询： 要求：查询时可实现按姓名查询、按学号查询 （3） 成绩统计： 要求：A输入任意的一个课程名（如数学）和一个分数段（如60--70），统计出在此分数段的学生情况。 （4） 排序：能对用户指定的任意课程名，按成绩升序或降序排列学生数据并显示排序结果
标签： 信息数据
上传时间： 2016-08-20
上传用户：liuchee
关于在VXWORKS操作系统下，嵌入式通信接口设备的通信与实现，对总体方案和硬件平台的搭建进行了详细介绍，最终实现了接口设备各子模块的功能并最终对设备的调试!
上传时间： 2016-08-24
上传用户：weixiao99
实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。
标签： dds
上传时间： 2014-08-10
上传用户：myworkpost
在本机票预定系统项目的前一阶段，也就是概要设计阶段中，已经将系统用户对本系统的子模块功能做了详细的阐述，这些模块功能具体设计将在本报告中详尽得以叙述及阐明。 本阶段已在系统的概要设计的基础上，对机票预定系统做详细设计。主要解决了实现该系统程序模块具体设计问题。包括确定算法，数据结构，模块接口的使用，数据库的动态操作以及界面设计等。在以下的概要设计报告中将对在本阶段中对系统所做的所有详细设计进行详细的说明。
标签： 项目
上传时间： 2016-11-13
上传用户：独孤求源
我们的毕业设计，水库管理系统，我做的是数据上报子模块。
标签： 毕业设计
上传时间： 2013-12-28
上传用户：671145514
Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件
上传时间： 2016-12-07
上传用户：daoxiang126
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
上传时间： 2014-08-29
上传用户：luopoguixiong
钟表显示一．基本设计要求 1 在屏幕上显示一个适当大小的圆形，再圆形道上均匀的分配着60个点，代表1秒—60秒的位置，凡是5倍的点应当比其他的大。 2 以圆中心为轴，画一条斜线代表秒针，采用定时中断方式，每过1秒钟，秒针移动一个位置。 3 定时源可以使用试验箱上的8253。 4 按“ESC”之后，结束演示。 二． 扩展要求 屏幕上显示时、分、秒针，没有使用中断定时方式，采用的是系统实时时间。 三． 课设基本思想 屏幕设置为图形方式，采用模块化编程，主模块显示界面信息，每个子模块负责一个功能，然后通过模块调用来实现。 首先调用画圆及画线子模块显示圆形表盘，及时、分、秒针，然后调用秒针移动子模块式电子钟能够运行。 在秒针移动子模块中，首先通过cos和sin两个功能模块来确定秒针移动的度数，其次分别对秒、分、时进行擦除重写操作，再分别对表盘及圆心进行刷新，这样就实现了时、分、秒针的动态变化。 四． 程序流程图
标签： 屏幕
上传时间： 2013-12-16
上传用户：duoshen1989
使用java写的ERP系统,功能比较全，包括了客户关系、采购、销售、库存、OA办公处理等各子模块
上传时间： 2017-03-15
上传用户：jennyzai
