虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

多播协议

  • SmartSOPC 多功能教学实验开发平台

    SmartSOPC 多功能教学实验开发平台――产品特性及技术参数概述:SmartSOPC 多功能教学实验开发平台集众多种功能于一体,是SOPC

    标签: SmartSOPC 多功能 教学实验 开发平台

    上传时间: 2013-06-07

    上传用户:lunshaomo

  • 超宽带脉冲与MB-OFDM物理层的FPGA实现

    现代通信系统对带宽和数据速率的要求越来越高,超宽带(ultra-wideband,UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点,成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析:一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲,即Hermite正交脉冲,并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术,并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统,获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器,远比M元正交调制所需的相关器数量少。误码率一定时,维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响,但当抖动时延范围小于0.02ns时,其影响较为不明显。本文认为1~8阶的Hermite脉冲皆可用,可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输,其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率,所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制,在8个脉冲可用的情况下,最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议,本文用Verilog硬件语言实现了调制与解调结构,并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求,一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外,它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下,整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。

    标签: MB-OFDM FPGA 超宽带 脉冲

    上传时间: 2013-07-29

    上传用户:TI初学者

  • 基于FPGA实现数控步进电机多轴连动

    数控系统在工矿领域已得到广泛应用,计算机数控系统通过对数字化信息的处理和运算,并转化成脉冲信号,实现对步进电机的控制,进而控制数控机床动作和零件加工。随着嵌入式技术的发展,我们可以设计规模更小,成本更低,功能更特定的嵌入式系统来完成传统计算机数控系统所完成的工作。 步进电机以其精度高、控制灵活、定位准确、起停迅速、工作可靠、能直接接受数字信号的特点,成为数控系统中的重要执行部件。然而根据步进电机的特性,必须要采取适当而有效的升降速控制策略,特别是在多电机连动的系统中,对多个电机连动的速度控制和脉冲分配也很值得研究。在本文中作者将介绍一种三轴连动的速度控制和脉冲分配的优化算法,以及其在基于FPGA和ARM配合的高速数控雕刻机控制系统中的实现。 在本文中还可以看见,为了减小本系统中主控MCU的压力,作者还将利用FPGA来设计一个针对多电机连动的速度控制和脉冲分配优化算法的外围定制控制器。 最终实验结果表明,作者所提出的优化算法及其在本系统的实现方案,完全达到客户所提出的高速数控雕刻机控制系统的各项设计性能指标。

    标签: FPGA 数控 步进电机

    上传时间: 2013-07-02

    上传用户:dreamboy36

  • 基于FPGA的以太网络接口的设计及实现

    本文的主要研究内容是利用FPGA平台实现以太网络接口。 首先,对论文的大致内容和组织结构做了简要介绍,并且比较分析了目前比较流行的网络接口实现的三种方法,并以此为基础提出了本文中重点介绍的基于FPGA 的网络接口实现方法。 其次,介绍采用以FPGA 做为主控芯片控制8019AS 网络控制芯片来实现从网络上接收数据帧的功能。FPGA 需要在上电时完成对于8019AS的初始化设置。在接收和发送数据报文时,对相应的寄存器进行控制和操作以完成网络数据帧的接收。对FPGA 与8019AS 之间的接口实现进行了详细的描述。 最后,介绍了在FPGA 内部对于接收到的网络数据帧进行TCP/IP协议分析的具体过程和实现方法。分别详细介绍了接收模块、发送模块以及其中子模块具体功能和实现方法。说明了模块之间相互触发的具体关系。现有的网络接口一般是采用MCU 或者ARM 等专用控制芯片来实现的,而此次课题以FPGA 作为主控芯片来实现网络接口以及部分TCP/IP 协议分析是一个创意。而且由于FPGA 多管脚可以灵活配置,也使得系统的可扩展性有了很大的提高。

    标签: FPGA 以太网络 接口的设计

    上传时间: 2013-06-09

    上传用户:huazi

  • 采用FPGA实现基于ATCA架构的2.5Gbps串行背板接口

    当前,在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的,因为在高于1Gbps的速度下,并行I/O方案已经达到了物理极限,不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点,包括:更少的器件引脚、更低的电路板空间要求、减少印刷电路板(PCB)层数、PCB布局布线更容易、接头更小、EMI更少,而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中,包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准,如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议,它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术,每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用,如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在,高速串行背板速率普遍从622Mbps到3.125Gbps,甚至超过10Gbps。AdvancedTCA(先进电信计算架构)正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会(PICMG)开发,其主要目的是定义一种开放的通信和计算架构,使它们能被方便而迅速地集成,满足高性能系统业务的要求。ATCA作为标准串行总线结构,支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性,满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器,提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器,为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口,该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析,详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析, 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具,可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。

    标签: FPGA ATCA Gbps 2.5

    上传时间: 2013-05-29

    上传用户:frank1234

  • 利用FPGA设计和实现点对点EoS的成帧

    通信领域的主导技术有两种:用于内部商业通信的局域网(LAN)中的以太网(Ethernet)和广域网(WAN)中的SDH(SynchronousDigitalHierarchy)。因为在SDH网络上不直接支持以太网,当企业(客户)间需要彼此通信或企业(客户)内需要将其总部与分部连至同一LAN网时互连问题便应运而生。 该研究课题的目的是研究在EoS(EthernetoverSDH)实现过程中存在的技术难题和协议实现的复杂性,提出一种简单、快速、高效的协议实现方法。主要关注的是EoS系统中与协议帧映射相关的关键技术,例如:自定义帧结构、帧定位、全数字锁相技术、流量控制技术等,最终完成EoS中这些关键技术模块的设计。 该课题简单分析EoS系统相关协议帧结构及EoS系统的原理,阐述了FPGA技术的实现方法,重点在于利用业界最先进的EDA工具实现EoS系统中帧映射技术。系统中采用一种简化了的点对点实现方案,对以太网的数据帧直接进行HDLC帧格式封装,采用多通道的E1信道承载完整的HIDLC帧方式将HDLC帧映射到E1信道中,然后采用单通道承载多个完整的E1帧方式将E1映射到SDH信道中,从而把以太网帧有效地映射到SDH的负荷中,实现“透明的局域网服务”。这对在现有的SDH传输设备上承载以太网,开发实现以太网的广域连接设备,将会具有重要的意义。

    标签: FPGA EoS 点对点

    上传时间: 2013-04-24

    上传用户:bugtamor

  • 基于多相滤波的宽带DDC及其FPGA实现

    随着现代雷达技术的不断发展,电子侦察设备面临电磁环境日益复杂多变,发展宽带化、数字化、多功能、软件化的电子侦察设备已是一项重要的任务.然而,目前的宽带A/D与后续DSP之间的工作速率总有一到两个数量级的差别,二者之间的瓶颈成为电子侦察系统数字化的最大障碍.通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想模式.另一方面,微电子技术的快速发展,以及FPGA的广泛应用,在很大程度上影响了数字电路的设计与开发.这也为解决高速A/D与DSP处理能力之间的矛盾提供了一种有效的解决方法.为了解决宽带A/D与后续DSP之间的瓶颈问题,本文给出了一种基于多相滤波的宽带数字下变频结构,并从软件无线电原理出发,从理论推导和计算机仿真两方面对该结构进行了验证,并进一步给出该结构改进方案以及改进的多相滤波数字下变频结构的硬件实现方法.本文将多相滤波下变频的并行结构应用到数字下变频电路中,并在后继的混频模块中也采用并行混频的方式来实现,不仅在一定程度上解决了二者之间的瓶颈问题,同时也大大提高了实时处理速度.经过多相滤波下变频处理后的数据,在速率和数据量上都有大幅减少,达到了现有通用DSP器件处理能力的要求.另外,本人还用FPGA设计了实验电路,利用微机串口,与实验目标板进行控制和数据交换.利用FPGA的在线编程特性,可以方便灵活的对各种实现方法加以验证和比较.

    标签: FPGA DDC 多相滤波 宽带

    上传时间: 2013-07-13

    上传用户:华华123

  • 24l01 7对1 多机通信

    无线模块24l01 7对1多机通信

    标签: 24l01 多机通信

    上传时间: 2013-07-12

    上传用户:yaohe123

  • SPI通信协议介绍

    simultaneous SPI控制协议的介绍。不错哦

    标签: SPI 通信协议

    上传时间: 2013-04-24

    上传用户:stewart·

  • DSP实时多任务操作系统设计与实现

    DSP实时多任务操作系统设计与实现pdf版

    标签: DSP 实时多任务 操作 系统设计

    上传时间: 2013-06-21

    上传用户:不挑食的老鼠