基于嵌入式操作系统的机器人欠驱动控制模型算法设计与实现源码基于嵌入式操作系统的机器人欠驱动控制模型算法设计与实现源码
上传时间： 2021-12-29
上传用户：aben
这是一个高速多维插值算法。当我们建模以后，原始的算法可能极为复杂和低速，在现有的计算条件下要得到最终的结果甚至要让我们等白了头，而该模块可以让复杂低速的计算变得简单迅速，甚至瞬间得到结果。它的原理是通过原始模型算法计算出有限的栅格节点，构建出一个多维栅格，而后可以无限次的对多维输入值瞬间得出对应的输出值，而得到的结果跟通过原始算法得到的结果相差无几。 并且，该模块还提供了对输入、输出值的校准功能。 该模块限定的输入、输出值为８位或16位的整数，浮点的计算也可以先变换为整数后再进行高速处理，得到结果后再反变换回去，这对于绝大多数采样是完全足够的。 该模块中包含了足够的源文件，都是以标准C编制的，可以在任何编译环境下进行编译，并且还有调用例子供参考。接口定义见imdi.h文件。
上传时间： 2015-09-29
上传用户：han_zh
基于CRAFT的多阶段柔性设备布局优化算法 多阶段设备布局下的总成本包括设备拆装成本、物料搬运成本以及区域利用成本,问题的目标是最小化总成本。首先,在分析问题的基础上,建立基于多阶段设备布局优化目标的数学模型 其次,采用改进的CRAFT启发式算法优化单阶段设备布局 进一步,提出基于单阶段设备布局算法的多阶段启发式算法,优化多阶段设备布局 最后,数值实验表明算法优化后总成本降幅达28.57％.
上传时间： 2014-01-06
上传用户：semi1981
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
根据平行因子（PARAFAC）模型，研究DS-CDMA盲多用户检测算法。将直接三线性分解算法（DTLD）与三线性交替最小二乘（TALS）算法结合，提出一种新的DTALS-PARAFAC盲接收机，解决了三线性交替最小二乘（TALS）算法中因为初始值估计不当引起的收敛速度差的问题。仿真结果表明，与TALS-PARAFAC接收机相比，DTALS-PARAFAC接收机改善了误码率性能，并且具有更快的收敛速度。
上传时间： 2013-11-24
上传用户：songkun
提出一种用于多载波蜂窝移动通信系统的子信道合并切换算法。采用多维Markov 链对子信道合并切换算法进行系统建模分析，得到了呼叫阻塞率、切换阻塞率等关键系统性能参数的解析结果。与切换保护信道算法相比，子信道合并切换算法在对其他类型呼叫性能影响很小的前提下，改善了对带宽要求较高的业务的切换性能。该算法还可以与其他资源预留切换算法相结合，改善其性能。
上传时间： 2013-11-02
上传用户：wangw7689
C++完美演绎 经典算法 如 /* 头文件：my_Include.h */ #include <stdio.h> /* 展开C语言的内建函数指令 */ #define PI 3.1415926 /* 宏常量，在稍后章节再详解 */ #define circle(radius) (PI*radius*radius) /* 宏函数，圆的面积 */ /* 将比较数值大小的函数写在自编include文件内 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的结果:%d %d %d\n", a, b, c) } 程序执行结果： 由小至大排序之后的结果:1 2 3 可将内建函数的include文件展开在自编的include文件中 圆圈的面积是=201.0619264
标签： my_Include include define 3.141
上传时间： 2014-01-17
上传用户：epson850
源代码\用动态规划算法计算序列关系个数 用关系"<"和"="将3个数a，b，c依次序排列时，有13种不同的序列关系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要将n个数依序列，设计一个动态规划算法，计算出有多少种不同的序列关系， 要求算法只占用O(n),只耗时O(n*n).
上传时间： 2013-12-26
上传用户：siguazgb
crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错。
上传时间： 2014-11-28
上传用户：宋桃子
提供了常用的优化算法，包括约束变尺度法，拟牛顿法，遗传算法，多目标优化算法，Hookjeeves算法等多种算法。使用时先写好优化模型，生成相应的dll此优化库可以根据选择的算法对优化模型进行优化求解。
标签： 优化算法
上传时间： 2015-08-13
上传用户：851197153
