基于VHDL语言 智力抢答器的设计 本人的课程设计
标签： VHDL 语言 抢答器
上传时间： 2014-01-24
上传用户：1109003457
四位全加器，VHDL语言，max+plusII平台做的
标签： 全加器
上传时间： 2016-02-17
上传用户：xz85592677
竞赛抢答器：当某组抢答按钮按下。在七段数码管上将其组号(0～7)显示出来，并使微机扬声器响一下。
标签： 竞赛 抢答器 抢答 七段数码
上传时间： 2016-02-22
上传用户：qunquan
用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行
标签： verilog Quartus 抢答器 程序
上传时间： 2014-01-14
上传用户：sunjet
八路定时抢答器的设计方案，就是一个课程设计！很实用的！
标签： 定时 抢答器 设计方案
上传时间： 2016-03-06
上传用户：daguda
四位全加器语言描述是以文本方式上传的，呵呵，希望大家有帮助
标签： 全加器 语言 方式
上传时间： 2014-01-26
上传用户：siguazgb
B－树删除,B树生长,二叉排序树删除.生成,二分查找.分块查找.拉链法等等``的FLASH演示,很不错的东西.
标签： FLASH 树 删除 分
上传时间： 2013-12-11
上传用户：时代电子小智
8路抢答，想下得就 下吧，处理一下，还是能成功得
标签： 8路 抢答
上传时间： 2016-03-18
上传用户：wys0120
题目：抢答器控制模拟程序设计 任务： 用汇编语言模拟设计一抢答器工作的程序。，该抢答器。抢答开始后，显示各抢答输入的时间，并将最快抢答标识为红色,且闪烁。当抢答成功后，即播放一小段乐曲，以示祝贺。时间分辨率不低于10。 抢答输入由计算机键盘输入。 基本要求： 1． 具有8个抢答输入。 2． 显示抢答剩余时间（初始10秒）。 3． 显示抢答成功者。 扩展要求： 1． 抢答成功后，有声音提示。 2． 时间分辨率小于10ms。 3． 完善其它自定义功能。
标签： 抢答器 控制 模拟 程序设计
上传用户：ztj182002
八位抢答器，很好用的
标签： 抢答器
上传时间： 2016-03-19
上传用户：aeiouetla
