电子发烧友网核心提示：医疗内窥镜的市场发展带来了各种挑战，例如，要求增强功能，更高的精度，更好的处理性能，以及更小的体积等。本文介绍Altera高级医疗内窥镜系统解决方案，它使用了1080p视频设计工作台、DSP 构建模块、参考设计，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通过下文介绍，资深专家向您支招，教你懂得如何通过采用基于FPGA的方法来缩短高级医疗内窥镜系统的开发时间。 引言 对内窥镜检查的需求在不断增长，同时还需要不断改进检查过程，增强医疗设备的功能。全球竞争不断加剧，导致各种新功能的出现，新市场的变化也非常快，开发周期越来越短，工程团队必须集中精力提高核心竞争力，加强系统知识。工程师需要灵活的硬件平台和支持各种平台的工作台工具，使他们能够针对新标准或者标准的变化而对产品进行更新。此外，设计团队必须更高效的进行开发工作。Altera® 1080p 视频设计工作台和28-nm FPGA提供了灵活的系统方法来满足当前以及不断发展的功能需求。 不断增长的全球需求 很多因素导致对内窥镜检查的需求越来越强。今后数十年内，世界60岁以上的人口数量将会大幅度增长，对医疗卫生服务的需求也会随之增长。而且，胃肠道患病人口在不断增加，需要进行检查和治疗。越来越多的医生采用内窥镜检查方法。很多政府报销政策鼓励非置入式治疗，这有利于患者更快的恢复，从而降低了治疗总成本，患者的体验会更好。 很多国家增加了在医疗基础设施上的投入，特别是加大了医疗设备的采购。反过来，这些新市场需求也扩大了对下一代内窥镜系统的需求。设计团队体验到需求的不断增长，而全球竞争导致他们推迟其产品发布计划。
上传时间： 2013-12-19
上传用户：xc216
很多网友渴望自己设计电路原理图（SCH）、电路板（PCB），同时希望从原始SCH到PCB自动布线、再到成品PCB电路板的设计周期可以缩短到1天以内！是不是不可能呢？当然不是，因为现在的EDA软件已经达到了几乎无所不能的地步！由于电子很重实践，可以说，不曾亲自设计过PCB电路板的电子工程师，几乎是不可想象的。 很多电子爱好者都有过学习PROTEL的经历，本人也是一样，摸索的学习，耐心的体会，充分的体会什么是成功之母。不希望大家把不必要的时间浪费在学习PROTEL的初期操作上，在这里做这个教程是为了给渴望快速了解和操作PROTEL的初学者们一个走捷径的机会，教程大家都可以看到，可以省走很多不必要的弯路及快速建立信心，网络的魅力之一就在于学习的效率很高。由于本人的水平很有限，所以教程做的比较浅，就是教大家：1.画画简单的原理图（SCH）2.学会创建SCH零件 2.把原理图转换成电路板（PCB） 3.对PCB进行自动布线 4.学会创建PCB零件库 5.学会一些常用的PCB高级技巧。鉴于此，如果您这方面已经是水平很高的专业人士，无需看此教程。 同时也愿这些简单的图片教程可以使大家在今后的电子电路设计之路上所向披靡。 关于教程涉及软件版本：此教程采用的样板软件是PROTEL99SE汉化版，99SE是PROTEL家族中目前最稳定的版本，功能强大。采用了*.DDB数据库格式保存文件，所有同一工程相关的SCH、PCB等文件都可以在同一*.DDB数据库中并存，非常科学，利于集体开发和文件的有效管理。还有一个优点就是自动布线引擎很强大。在双面板的前提下，可以在很短的时间内自动布通任何的超复杂线路！ 关于软件的语言：采用的是主菜单汉化版，有少量的深层对话框是英文的，重要的细节部分都在教程中作了中文注释，希望大家不要对少量的英文抱有恐惧的心理，敢于胜利是学习的一个前提。再就是不要太急于求成，有一颗平常心可以避免欲速则不达的问题。我可以向大家保证，等大家学会了自动布线，就会对设计PCB信心百倍。 5天（每天2小时），你就可以搞定PROTEL99SE的常规操作了。
上传时间： 2015-01-01
上传用户：wcl168881111111
逻辑综合带来了数字设计行业的革命，有效地提高了生产率，减少了设计周期时间。在手动转换设计的年代，设计过程受到诸多限制，结更容易带来人为的错误。而一个小小的错误就导致整个模块需进行重新设计，设计转换工作占去了整个设计周期的大部分时间，验证工作进行困难，设计技术无法重用等等。而自动逻辑综合工具的出现，突破了上述种种限制，使得设计者从繁琐的转换工作中解脱出来，将更多的时间用于验证和优化，不仅保证了功能的实现，而且有利于提高性能。可见，综合在逻辑设计中具有举足轻重的作用。
标签： 逻辑设计
上传时间： 2013-10-25
上传用户：colinal
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
上传时间： 2013-10-24
上传用户：古谷仁美
Protel 99采用全新的管理方式，即数据库的管理方式。Protel 99 是在桌面环境下第一个以独特的设计管理和团队合作技术为核心的全方位的印制板设计系统。所有Protel 99 设计文件都被存储在唯一的综合设计数据库中，并显示在唯一的综合设计编辑窗口。Protel 99 软件沿袭了 Protel 以前版本方便易学的特点，内部界面与 Protel 98 大体相同，新增加了一些功能模块。Protel 公司引进了德国 INCASES公司的先进技术，在 Protel99 中集成了信号完整性工具，精确的模型和板分析，帮助你在设计周期里利用信号完整性分析可获得一次性成功和消除盲目性。Protel99 容易使用的特性就是新的“这是什么”帮助。按下任何对话框右上角的小问号，然后选择你所要的信息。现在可以很快地看到特性的功能，然后用到设计中，按下状态栏末端的按钮，使用自然语言帮助顾问。
上传时间： 2013-10-17
上传用户：zhishenglu
CAM350 为PCB 设计和PCB 生产提供了相应的工具（CAM350 for PCB Designers 和CAM350 for CAM Engineers），很容易地把PCB设计和PCB生产融合起来。CAM350 v8.7的目标是在PCB设计和PCB制造之间架起一座桥梁随着如今电子产品的朝着小体积、高速度、低价格的趋势发展，导致了设计越来越复杂，这就要求精确地把设计数据转换到PCB生产加工中去。CAM350为您提供了从PCB设计到生产制程的完整流程，从PCB设计数据到成功的PCB生产的转化将变得高效和简化。基于PCB制造过程，CAM350为PCB设计和PCB生产提供了相应的工具（CAM350 for PCB Designers和CAM350 for CAM Engineers），很容易地把PCB设计和PCB生产融合起来。平滑流畅地转换完整的工程设计意图到PCB生产中提高PCB设计的可生产性，成就成功的电子产品为PCB设计和制造双方提供有价值的桥梁作用CAM350是一款独特、功能强大、健全的电子工业应用软件。DOWNSTREAM开发了最初的基于PCB设计平台的CAM350，到基于整个生产过程的CAM350并且持续下去。CAM350功能强大，应用广泛，一直以来它的信誉和性能都是无与伦比的。 CAM350PCB设计的可制造性分析和优化工具今天的PCB 设计和制造人员始终处于一种强大的压力之下，他们需要面对业界不断缩短将产品推向市场的时间、品质和成本开销的问题。在48 小时，甚至在24 小时内完成工作更是很平常的事，而产品的复杂程度却在日益增加，产品的生命周期也越来越短，因此，设计人员和制造人员之间协同有效工作的压力也随之越来越大！随着电子设备的越来越小、越来越复杂，使得致力于电子产品开发每一个人员都需要解决批量生产的问题。如果到了完成制造之后发现设计失败了，则你将错过推向市场的大好时间。所有的责任并不在于制造加工人员，而是这个项目的全体人员。多年的实践已经证明了，你需要清楚地了解到有关制造加工方面的需求是什么，有什么方面的限制，在PCB设计阶段或之后的处理过程是什么。为了在制造加工阶段能够协同工作，你需要在设计和制造之间建立一个有机的联系桥梁。你应该始终保持清醒的头脑，记住从一开始，你的设计就应该是容易制造并能够取得成功的。CAM350 在设计领域是一个物有所值的制造分析工具。CAM350 能够满足你在制造加工方面的需求，如果你是一个设计人员，你能够建立你的设计，将任务完成后提交给产品开发过程中的下一步工序。现在采用CAM350，你能够处理面向制造方面的一些问题，进行一些简单地处理，但是对于PCB设计来说是非常有效的，这就被成为"可制造性(Manufacturable)"。可制造性设计(Designing for Fabrication)使用DFF Audit，你能够确保你的设计中不会包含任何制造规则方面的冲突(Manufacturing Rule Violations)。DFF Audit 将执行超过80 种裸板分析检查，包括制造、丝印、电源和地、信号层、钻孔、阻焊等等。建立一种全新的具有艺术特征的Latium 结构，运行DFF Audit 仅仅需要几分钟的时间，并具有很高的精度。在提交PCB去加工制造之间，就能够定位、标识并立刻修改所有的冲突，而不是在PCB板制造加工之后。DFF Audit 将自动地检查酸角(acid traps)、阻焊条(soldermask slivers)、铜条(copper slivers)、残缺热焊盘(starved thermals)、焊锡搭桥(soldermask coverage)等等。它将能够确保阻焊数据的产生是根据一定安全间距，确保没有潜在的焊锡搭桥的条件、解决酸角(Acid Traps)的问题，避免在任何制造车间的CAM部门产生加工瓶颈。
上传时间： 2013-11-07
上传用户：chongchongsunnan
Cadence Allegro印制电路板设计610，作为Allegro系统互连设计平台的一个600系列产品，是一个完整的、高性能印制电路板设计套件。通过顶尖的技术，它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住今天最具挑战性的设计问题。Allegro印制电路板设计610提高了设计效率和缩短设计周期,让你的产品尽快进入量产。
上传时间： 2013-11-23
上传用户：hj_18
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
