正交频分复用技术(OFDM)是未来宽带无线通信中的关键技术。随着用户对实时多媒体业务,高速移动业务需求的迅速增加,OFDM由于其频谱效率高,抗多径效应能力强,抗干扰性能好等特点,该技术正得到了广泛的应用。 OFDM系统的子载波之间必须保持严格的正交性,因此对符号定时和载波频偏非常敏感。本课题的主要任务是分析各种算法的性能的优劣,选取合适的算法进行FPGA的实现。 本文首先简要介绍了无线信道的传输特性和OFDM系统的基本原理,进而对符号同步和载波同步对接收信号的影响做了分析。然后对比了非数据辅助式同步算法和数据辅助式同步算法的不同特点,决定采用数据辅助式同步算法来解决基于IEEE 802.16-2004协议的突发传输系统的同步问题。最后部分进行了算法的实现和仿真,所有实现的仿真均在QuartusⅡ下按照IEEE 802.16-2004协议的符号和前导字的结构进行。 本文的主要工作:(1)采用自相关和互相关联合检测算法同时完成帧到达检测和符号同步估计,只用接收数据的符号位做相关运算,有效地解决了判决门限需要变化的问题,同时也减少了资源的消耗;(2)在时域分数倍频偏估计时,利用基于流水线结构的Cordic模块计算长前导字共轭相乘后的相角,求出分数倍频偏的估计值;(3)采用滑动窗口相关求和的方法估计整数倍频偏值,在此只用频域数据的符号位做相关运算,有效地解决了传统算法估计速度慢的缺点,同时也减少了资源的消耗。
上传时间: 2013-05-23
上传用户:宋桃子
基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题,如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障,会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此,利用FPGA开发技术,实现智能控制器算法的芯片化,使之能够广泛的用于各种场合,具有很大的应用意义。 首先分析FPGA的内部结构特点,总结FPGA设计技术及开发流程,指出实现结构优化设计,降低设计难度,是扩展设计功能、提高芯片性能和产品性价比的关键。控制系统由四个模块组成,主要包括核心控制器模块、输入输出模块以及人机接口。其中控制器部分为系统的关键部件。在分析FPGA设计结构类型和特点的基础上,提出一种基于FPGA改进型并行结构的PID温度控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中,采用将补码的加法器代替减法器设计,增加整数运算结果的位扩展处理,进行不同数据类型的整数归一化等不同角度的处理方法融合为一体,可以有效地减少逻辑运算部件。应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器,用Modelsim仿真验证了设计结果的正确性,用Synplify Pro进行电路综合,在Quaitus Ⅱ软件中实现布局布线,最后生成FPGA的编程文件。根据控制系统的要求,论文设计完成了12位模数AD转换器、数据显示器、按键等相关外围接口电路。 将一阶、纯滞后、大惯性电阻炉温作为控制对象,以EP1C3T144 FPGA为核心,构建PID控制系统。在采用Pt100温度传感器、分辨率为2℃、最大温度控制范围0~400℃的条件下,实验结果表明,达到无超调的稳定控制要求,为降低FPGA实现PID控制器的设计难度提供了有效的方法。
上传时间: 2013-05-24
上传用户:gyq
文章介绍了基于单片机的太阳能LED 路灯控制器的一种实现方法。重点介绍了蓄电池快速充电的方法,以及在线检测蓄电池的容量的方法。
上传时间: 2013-06-19
上传用户:郭静0516
STM32系列ARMCortexM3微控制器原理与实践
标签: ARMCortexM3 STM 32 微控制器
上传时间: 2013-07-22
上传用户:希酱大魔王
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能,使误码率上升,甚至会使传输遭到完全破坏。尤其对于突发传输系统,快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景,研究了突发通信传输模式下的全数字接收机中位同步方法,并予以实现。 本文系统地论述了位同步原理,在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标,为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足,接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析,并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的,由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法,此方法可快速精准地完成短突发形式下的位同步,并在FPGA上予以实现,效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪,在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法,进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进,提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较,证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程,满足系统要求。
上传时间: 2013-04-24
上传用户:zukfu
在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间: 2013-07-28
上传用户:heart520beat
汽车工业在国民经济增长中发挥着越来越重要的作用。近几年,虽然我国的汽车工业已经得到了飞速的发展,但汽车ECU(Electronic Control Unit)的设计制造一直无法实现国产化,严重制约了汽车工业的发展。针对这个现状,本课题对于ECU的设计进行了初步研究。首次尝试了基于SOPC技术的ECU系统设计,并利用dSPACE实时仿真发动机,完成了ECU的硬件在回路仿真,对控制效果进行了测试和分析。 目前,市场上的ECU系统都是基于专用单片机的。本文首先对现有的汽车发动机控制器结构进行了分析比较,总结出ECU的主要组成部件;而后通过各类方案的对比,确定了本课题采用基于FPGA的嵌入NIOS Ⅱ软核的SOPC技术方案。 之后,进行了汽车发动机模型搭建和控制算法的设计。发动机模型以Hendricks提出的均值模型为基础,参考mathworks公司的发动机建模方案进行设计。并在该模型基础上,参考Fekete提出的针对多缸发动机的基于模型的空燃比控制策略和mathworks发动机控制方案,建立了以控制空燃比为核心的发动机喷油控制算法。并通过simulink的仿真,验证了模型和算法的合理有效性。 基于系统设计总体方案,完成了ECU硬件电路设计,并在该系统中完成了上述算法的移植和优化。最后,利用dSPACE实时仿真发动机,进行ECU的硬件在回路仿真,对本文设计的ECU系统进行了测试。证实了该ECU方案在空燃比控制方面取得了较好的效果。 本论文以大量的图示形式介绍了发动机模型和系统软硬件设计,使得系统结构和软件流程等一目了然,浅显易懂。同时论文中采用的基于SOPC技术的ECU设计具有一定创新性,对于其他ECU系统的开发和设计具有一定指导意义。
上传时间: 2013-07-11
上传用户:小眼睛LSL
频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间: 2013-04-24
上传用户:qqoqoqo
多功能车辆总线一类设备是一个在列车通信网(TCN,TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口,因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心,采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值,采样的难点在于非理想信号带来的采样误差,论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码,编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU,Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心,对接收的主帧进行分析,判断是从通信存储器相应端口取出应答从帧并发送,还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据,合适的地址分配能简化MCU的控制程序,论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误,论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后,使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU.Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。
上传时间: 2013-07-27
上传用户:qazxsw
感应电机由于具有可靠性好、结构简单、价格低廉和体积小等优点,成为生产实践中应用最广泛的一种电动机。然而,感应电机是一个多变量、强耦合、非线性的时变系统,这使得感应电机的控制十分复杂,尤其是在对控制精度要求比较高的场合,设计出高精度的感应电机控制系统变得非常困难。 针对高精度感应电机控制较困难的问题,本文分析了感应电机的数学建模方法及电机控制策略问题。在对感应电机的数学模型进行了数学推导的基础上,在Matlab/Simulink平台上建立了感应电机的电机模型,提出了一种感应电机控制系统仿真建模的新方法。对常用的数字脉宽调制方法进行了数学推导及仿真研究,并将模糊控制理论应用于感应电机的变频调速系统中,改善了传统PI控制器超调较大、响应较慢、鲁棒性差的缺点。仿真结果验证模糊PI控制方案的优越性。 在感应电机建模仿真的基础上,根据高精度感应电机控制器的需求及FPGA的特点,本文提出感应电机控制器的的设计方案。按照FPGA模块化设计思想,将整个系统进行了合理的划分,对SVPWM、Park变换、模糊PI控制器、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。并在一些模块算法的设计上提出了自己的思路。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证。
上传时间: 2013-04-24
上传用户:tdyoung