虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

同步<b>稳压器</b>

  • 低速永磁同步电动机的设计研究

    ·摘 要:详细介绍和分析了用于电梯的无齿轮低速永磁同步电动机(以下简称PMSM) 产生转矩波动的原因和消除转矩波动的种种对策。样机已经装梯试验,试验结果证明了设计思想的正确性。

    标签: 低速 永磁同步电动机

    上传时间: 2013-07-04

    上传用户:ccclll

  • 波形发生程序

    实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成各种波形的线形叠加输出。

    标签: 波形发生 程序

    上传时间: 2013-04-24

    上传用户:vendy

  • 龍門智能中医处方软件1.0

    "'龍門'智能中医处方平台"是由龍門中医软件工作室开发的免费软件,1.0版包括如下功能:a生成、管理中医处方.b根据《药典》对用药剂量、配伍禁忌进行检查c调用方剂一千四百余首;根据病名查看中医内、妇、儿、外科教科书281种疾病的常见分型及治疗方法.d支持用户录入自拟方及自己的证治经验;等等。注意:运行此软件需要先下载安装access runtime 2007,这是微软提供的一款免费软件。详情请看:http://zhan.renren.com/longmensoft

    标签: 1.0 软件

    上传时间: 2013-08-01

    上传用户:谁偷了我的麦兜

  • usb封装

    A型USB插座(receptacle)的封装 1 VBUS Red(红色) 2 D- White(白色) 3 D+ Green(绿色) 4 GND Black(黑色) Mini B型USB插座(receptacle) 编号 定义 颜色识别 1 VBUS Red(红色) 2 D- White(白色) 3 D+ Green(绿色) 4 ID Not connected(未连接) 5 GND Black(黑色)

    标签: usb 封装

    上传时间: 2013-05-25

    上传用户:sammi

  • STM32的TIM1_CC1触发双ADC作同步规则转换

    TIM1_CC1触发双ADC作同步规则转换,DMA存储转换结果。 请使用\MDK-ARM(uV4)下的Keil工程文件,已调试通过。

    标签: STM ADC TIM 32

    上传时间: 2013-08-01

    上传用户:zhliu007

  • matlab教程

    M AT L A B是一个可视化的计算程序,被广泛地使用于从个人计算机到超级计算机范围内 的各种计算机上。 M AT L A B包括命令控制、可编程,有上百个预先定义好的命令和函数。这些函数能通过 用户自定义函数进一步扩展。 M AT L A B有许多强有力的命令。例如, M AT L A B能够用一个单一的命令求解线性系统, 能完成大量的高级矩阵处理。 M AT L A B有强有力的二维、三维图形工具。 M AT L A B能与其他程序一起使用。例如, M AT L A B的图形功能,可以在一个 F O RT R A N 程序中完成可视化计

    标签: matlab 教程

    上传时间: 2013-04-24

    上传用户:xinshou123456

  • 针对医疗系统基于ADC0809的多通道同步数据采集

    多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n

    标签: 0809 ADC 医疗系统 多通道

    上传时间: 2013-08-08

    上传用户:busterman

  • 使用Verilog编写的同步FIFO

    使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

    标签: Verilog FIFO 编写

    上传时间: 2013-08-12

    上传用户:ljt101007

  • 基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

    针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

    标签: Sdram SDR RAM LED

    上传时间: 2013-08-21

    上传用户:sjw920325

  • FPGA异步时钟设计中的同步策略

    FPGA异步时钟设计中的同步策略,需要

    标签: FPGA 异步时钟 策略

    上传时间: 2013-08-23

    上传用户:540750247