数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-04-24
上传用户：siguazgb
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。
上传时间： 2013-07-11
上传用户：hasan2015
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比，DDR2 SDRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
区截装置测速法是现代靶场中弹丸测速的普遍方法，测时仪作为区截装置测速系统的主要组成部分，其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状，按照设计要求，设计了一种基于单片机和FPGA的高精度智能测时仪，系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法，简化了系统硬件电路的设计，提高了测时精度；提出了一种基于系统基准时间的测时方案，相对于传统的测时方法，该方案为分析试验过程提供了有效数据，进一步提高了系统工作的可靠性；给出了一种输入信息处理的有效方法，保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路，包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等；实现了系统单片机程序，包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等；分析了系统的误差因素，给出了系统的误差和相对误差的计算公式；通过实验室模拟测试以及靶场现场测试，结果表明系统工作可靠、精度满足设计要求、人机界面友好。
上传时间： 2013-07-25
上传用户：pwcsoft
感应电机具有可靠性好、结构简单、耐腐蚀、效率好、结构紧凑、价格低廉和体积小等优点，成为工业伺服控制的主要传动装置然而，感应电机又是一个多变量、强耦合的非线性系统，磁链和转矩的非线性耦合及参数时变，使得感应电机的控制十分复杂，特别是在实际电机控制系统中，还需要考虑硬件和周围环境等多种因素的干扰，致使实现高性能的感应电机控制系统更加困难 本文研究感应电机的高性能控制策略，综述了感应电机高性能控制策略的发展历程和感应电机模糊控制的发展现状，分析了实际电机控制系统控制器选型中各个嵌入式微处理器的基本性能和优缺点在给出三相坐标系和二相坐标系中的感应电机数学模型之后，从理论上阐述了模糊控制和矢量控制的基本原理，针对传统的PI控制器参数整定繁琐，系统鲁棒性差的缺点，论文将模糊控制技术应用于感应电机的变频调速，采用CRI推理法，设计了一种参数自整定模糊PI矢量控制器，利用Matlab对基于模糊PI控制的感应电机控制系统进行了仿真，并对采用两种控制器实现的感应电机调速控制系统进行了比较、分析仿真结果表明模糊控制的控制性能优于常规的PI调节器 论文对基于ARM的感应电机数字控制技术进行了系统研究，阐述了采用LPC2214ARM微处理器构成数字感应电机变频调速系统的方法，给出了一种高性能感应电机的数字实现方案，详细介绍了系统硬件结构的组成及软件模块的功能，并给出了主要算法的参考代码，为实际电机控制器的选型和开发提供了一个新的思路
上传时间： 2013-08-03
上传用户：sy_jiadeyi
随着经济与信息通信技术的迅猛发展,作为终端产品的打印机,其应用已经涉及到商品流通、交通运输、工业控制等诸多领域。但是,传统打印机的性能已经无法满足新的应用对于信息管理自动化终端产品提出的新要求。 热敏打印机作为一种新产品,具有打印速度快、打印质量好、噪音小、易小型化、维护方便、操作简单、性价比高等优点,越来越受到市场的青睐,且在美国和日本等发达国家已经得到了广泛的应用。同时,随着微电子技术的发展,嵌入式芯片以其高性能和低价格逐渐成为各种智能仪器研发的首选主控芯片。本研究以新的市场需求为背景并结合热敏打印技术以及控制技术的发展,设计了基于ARM7TDMI内核的S3C4480X主控芯片的新型微型热敏打印驱动方案及其应用系统。 本文着重分析了热敏打印的工作特点和控制原理,比较并讨论了当前常见热敏打印系统设计的优缺点,提出了本研究的设计方案,并从硬件、软件及系统调试三个方面详细阐述了热敏打印系统的设计。 通过对热敏打印头控制特点以及主控芯片硬件资源的深入分析,基于简化系统设计、提高系统集成度和可靠性、方便系统软件开发的原则,确定了打印驱动的硬件设计方案,主要包括接口电路、状态检测模块...
上传时间： 2013-07-16
上传用户：tuilp1a
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP...
上传时间： 2013-07-20
上传用户：zoushuiqi
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制，DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的因素，并通过GPS、磁航向计等信息融合进一步提高导航精度。 数据采集是捷联惯导系统设计的关键，本文数据采集由信号调理、A/D转换和。FPGA等几部分组成。其中，FPGA是整个数据采集部分的核心，其主要功能包括：实现了ADC控制逻辑和时序生成；配置了FIFO寄存器，缓冲了ADC与DSP之间的转换数据；扩展了UART串口，以实现系统的外部信息接口。在完成电路设计的基础上，对各功能模块进行了全面的半实物仿真，验证了系统方案及各主要功能模块的可行性。 论文简述了惯性导航系统的应用背景及发展状况，介绍了捷联惯导系统的基本原理，设计了基于DSP/FPGA的捷联惯导系统方案，实现了系统各部分硬件电路以及FPGA功能模块，并通过搭建硬件验证平台和利用第三方仿真软件，对传感器的性能以及FPGA各功能模块进行了较全面的验证和仿真。结果表明：基于DSP/FPGA的捷联惯导系统能够满足应用的要求，并在小型化、低成本和高性能等方面有一定的优势。
上传时间： 2013-04-24
上传用户：1966640071
