虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可重构计算机

  • 一种基于卡尔曼滤波的船载伺服系统随机误差处理方法

    针对测量船伺服系统存在随机误差的情况,为提高角误差的精度,基于著名的Singer模型建立了航天测量船伺服系统卡尔曼滤波算法,并通过计算机进行了实际测量数据的仿真实验。从实验仿真结果分析可看出,采用提出的算法,能够较大程度的减小角误差电压含有的随机误差,验证了本方法的有效性,达到了提高测量船测控精度的目的。

    标签: 卡尔曼滤波 伺服系统 船载 处理方法

    上传时间: 2013-11-18

    上传用户:Avoid98

  • 基于改进粒子群算法的舰船电力系统网络重构

    舰船电力系统网络重构可以看作为一个多目标、多约束、多时段、离散化的非线性规划最优问题。根据舰船电力系统特点,提出了一种改进的粒子群优化算法。在传统粒子群算法的基础上,运用混沌优化理论进行初始化粒子的初始种群,提升初始解质量;同时,引进遗传操作以改进粒子群算法易陷入局部极值的缺点。通过对典型的模型仿真表明,该算法具有更好的寻优性能,并且有效地提高了故障恢复的速度与精度。

    标签: 粒子群算法 电力系统 舰船 网络

    上传时间: 2014-12-23

    上传用户:AbuGe

  • 可编程控制器应用技术实训

    plc可编程控制器应用技术实训

    标签: 可编程控制器 应用技术

    上传时间: 2014-01-07

    上传用户:q3290766

  • TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗

    TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗

    标签: 5616 TLV DAC 12

    上传时间: 2013-11-02

    上传用户:xinyuzhiqiwuwu

  • 占空比可调矩形波产生电路

    占空比可调矩形波产生电路 multisim仿真

    标签: 矩形波 产生电路

    上传时间: 2013-11-08

    上传用户:zhengjian

  • 4-20mA转RS485/RS232数据采集芯片

    产品概述:   iso 40xx系列产品实现传感器和主机之间的信号采集,用以检测模拟信号或控制远程设备。通过软件的配置,可用于多种传感器类型,包括:模拟信号输入,模拟信号输出,和数字信号输入/输出(i/o)。    iso 40xx系列产品可应用在 rs-232/485总线工业自动化控制系统,温度信号测量、监视和控制,小信号的测量以及工业现场信号隔离及长线传输等等。产品包括电源隔离、信号隔离及线性化,a/d转换和rs-485串行通信。每个串口最多可接256只 iso 40xx系列模块,通讯方式采用ascii码、modbus通讯协议,其指令集兼容于adam模块,波特率可由代码设置,能与其他厂家的控制模块挂在同一rs-485总线上,便于计算机编程。

    标签: RS 485 232 20

    上传时间: 2013-10-12

    上传用户:s蓝莓汁

  • 过采样精确重构余弦调制滤波器组的设计

    本文首先推导出过采样滤波器组精确重构的条件,由于此时所需的约束条件数比临界采样时少,因而可以设计出频域衰减特性更好的滤渡器组 然后提出了精碲重梅约束条件下原壅低通滤波器的一种新的设计方法.采用矢量的二次型约束优化算法。谈算法优化方便,收敛速度快.与其它方法相比,滤渡器的阻带衰减大。

    标签: 过采样 调制 滤波器

    上传时间: 2013-10-13

    上传用户:tfyt

  • 适合过程控制应用的完全可编程通用模拟前端

      本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE),支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入,串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。

    标签: 过程 控制应用 可编程 模拟前端

    上传时间: 2013-10-23

    上传用户:taozhihua1314

  • 基于选择进位32位加法器的硬件电路实现

    为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,利用低位的运算结果选择高位的进位为1或者进位为零的运算结果,节省了进位选择等待的时间,最后利用XILINX进行时序仿真,在FPGA上进行验证,可稳定运行在高达50兆的频率,理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。

    标签: 进位 加法器 硬件 电路实现

    上传时间: 2013-12-19

    上传用户:jshailingzzh

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-10-21

    上传用户:smallfish