这是一款比较好的关于可编程逻辑器件的状态机源代码
标签： 比较 可编程逻辑器件 状态 源代码
上传时间： 2014-01-25
上传用户：colinal
对输入时钟做除以8的分频和除以4的分频功能
标签： 输入时钟 分频 分频功
上传时间： 2014-01-17
上传用户：kristycreasy
FPGA开发经常用到分频，分频固然简单，但是本程序可以实现任意占空比任意分频，用verilog编写，非常好用。
标签： FPGA 分频
上传时间： 2017-04-25
上传用户：caiiicc
<可编程微软视窗驱动模型>中文版, 关于视窗驱动程序的架构
标签： 视窗 lt gt 可编程
上传时间： 2014-01-21
上传用户：TRIFCT
实现任意奇数偶数分频的 模块 ，而且占空比为50 ，本人一直在用，很好用！
标签： 分频 模块
上传时间： 2014-01-11
上传用户：zhuyibin
用NEC编码方式写的红外发送程序,包括三个部分,分频,编码,编码输出
标签： NEC 编码 编码方式 红外
上传时间： 2014-12-04
上传用户：zhangyigenius
实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。
标签： 时钟信号 分频
上传时间： 2013-12-26
上传用户：asddsd
一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试
标签： 整数 分频 源代码
上传时间： 2017-05-19
上传用户：chenxichenyue
VERILOG实现无分频时钟，包括测试文件，经过验证可用
标签： VERILOG 分频 时钟
上传用户：牧羊人8920
设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
标签： 可编程逻辑器件 低频 数字 相位测量仪
上传时间： 2017-05-24
上传用户：kiklkook
