基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
上传时间： 2013-08-06
上传用户：taozhihua1314
可编程逻辑器件 pld/fpga,vhdl/verilog的相关学习资料，设计技巧，抓紧免费下载。
上传时间： 2013-08-06
上传用户：李彦东
基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与
上传时间： 2013-08-08
上传用户：PresidentHuang
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
上传时间： 2013-08-11
上传用户：yare
]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I／\r\nO(输入／输出)接口的扩展。该设计与用8255做并行I／O接口相比，与单片机软件完全兼容，\r\n同时拥有速度快，功耗低，价格便宜，使用灵活等特点
上传时间： 2013-08-14
上传用户：xa_lgy
CPLD/FPGA学习与应用，学习可编程逻辑的好书籍。
上传时间： 2013-08-20
上传用户：几何公差
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求\r\n超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特\r\n性的影响, 给出了传感器驱动信号脉冲宽度与传感器频率之间的最佳关系式, 提出了采用复\r\n杂可编程逻辑器件(CPLD) 产生传感器驱动控制信号的方法, 将该方法应用于一超声波流\r\n量计测量系统中, 得到了比传统型单片机控制电路更好的控制精度和控制效果。
上传时间： 2013-08-23
上传用户：ippler8
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
本设计的基本要求是以复杂可编程逻辑器件CPLD为基础，通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计，熟练掌握该环境下的功能仿真，时间仿真，管脚锁定和芯片下载。 本系统基本上比较全面的模拟了计数式数字频率计，广泛应用于工业、民用等各个领域，具有一定的开发价值。
标签： ispDesignExpert System EDA 系统软件
上传时间： 2013-09-05
上传用户：文993
