双线性变换的频率对应关系双线性变换法虽然避免了“频率混叠效应”，但出现了模拟频率与数字频率为一种非线性的关系情形。即：可见：模拟滤波器与数字滤波器的响应在对应的频率关系上发生了“畸变”，也造成了相位的非线性变化，这是双线性变换法的主要缺点。具体而言，在上刻度为均匀的频率点映射到上时变成了非均匀的点，而且随频率增加越来越密。 双线性变换法除了不能用于线性相位滤波器设计外，仍然是应用最为广泛的设计IIR数字滤波器的方法。
上传时间： 2013-10-12
上传用户：aysyzxzm
QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
上传时间： 2014-12-28
上传用户：fghygef
HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了[1]。目前，HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。随着可编程器件的发展，这一难题得到了很好地解决。
上传时间： 2013-11-21
上传用户：sy_jiadeyi
基于单片机和FPGA的程控型逻辑分析仪设计与实现
上传时间： 2013-11-01
上传用户：磊子226
基于xscale与FPGA的微小型飞行器控制系统的硬件设计---论文
上传时间： 2013-11-18
上传用户：zhouchang199
赛灵思的新型可扩展式处理平台架构可为开发人员提供无与伦比的系统性能、灵活性、可扩展性和集成度，并为降低系统功耗、成本和缩小尺寸进行了精心优化。 可扩展式处理平台基于 ARM 的双核 Cortex™-A9MPCore 处理器以及赛灵思的 28nm 可编程逻辑之上，采用以处理器为核心的设计方案，并能定义通过标准设计方法实施的综合处理器系统。这种方案可为软件开发人员在功能齐备且强大的优化型低成本低功耗处理平台上提供熟悉的编程环境。
上传时间： 2013-11-20
上传用户：杏帘在望
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题，并融合了中断、旗语、主从功能。它具有存取速度快、功耗低、可完全异步操作、接口电路简单等优点，但缺点也非常明显，那就是价格太昂贵。为解决IDT 专用双端口RAM 芯片的价格过高问题，广州致远电子有限公司推出了一种全新的基于Actel FPGA 的双端口RAM 的解决方案。该方案采用Actel FPGA 实现，不仅具有IDT 专用双端口RAM 芯片的所有性能特点，更是在价格上得到了很大改善，以A3P060双端口RAM 为例，在相同容量（2K 字节）下，其价格仅为IDT 专用芯片的六分之一。
上传时间： 2013-10-22
上传用户：blacklee
SRWF-501-50型微功率无线模块
上传时间： 2013-11-12
上传用户：风行天下
在非结构型点对点网络中增加节点时，造成的拓扑失衡问题会导致信息发送延迟时间和跳跃次数的增加。提出了面向分布式的拓朴改进方法，阐述了关键技术部分。通过模拟实验表明，该方法可以有效降低网络的跳跃次数与网络等待时间，满足了实际环境中实时处理的需要。
上传时间： 2013-11-04
上传用户：哈哈hah
支持2T2R基带和2.4GHz/5GHz双频段； 模块化的设计，方便很多产品的集成应用；
上传时间： 2013-12-16
上传用户：eclipse
